基于访存行为特征的片上多核系统功耗管控研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 缩略词表 | 第12-13页 |
| 第一章 绪论 | 第13-19页 |
| 1.1 研究背景与意义 | 第13-14页 |
| 1.2 国内外研究现状 | 第14-17页 |
| 1.2.1 性能约束下的功耗优化研究 | 第15-16页 |
| 1.2.2 功耗约束下的性能优化研究 | 第16-17页 |
| 1.3 本文研究内容及组织结构 | 第17-19页 |
| 第二章 片上多核系统概述 | 第19-35页 |
| 2.1 片上多核系统的发展历程 | 第19-26页 |
| 2.1.1 多核处理器的起源 | 第19-21页 |
| 2.1.2 核间互连设计 | 第21-23页 |
| 2.1.3 存储结构设计 | 第23-24页 |
| 2.1.4 典型多核架构 | 第24-26页 |
| 2.2 片上多核系统中的功耗成因 | 第26-30页 |
| 2.2.1 集成电路功耗来源 | 第26-28页 |
| 2.2.2 多核系统功耗组成 | 第28-30页 |
| 2.3 片上多核系统中的功耗管控 | 第30-34页 |
| 2.3.1 功耗管控技术 | 第30-32页 |
| 2.3.2 DVFS基本原理 | 第32页 |
| 2.3.3 基于访存行为的DVFS算法研究 | 第32-34页 |
| 2.4 本章小结 | 第34-35页 |
| 第三章 并行程序访存行为特征研究 | 第35-48页 |
| 3.1 多核系统中的并行编程方法 | 第35-38页 |
| 3.1.1 典型并行编程模型 | 第35-37页 |
| 3.1.2 Pthreads数据并行编程 | 第37-38页 |
| 3.2 并行程序访存行为分析 | 第38-43页 |
| 3.2.1 层次化Cache结构下的访存行为分析 | 第38-40页 |
| 3.2.2 分布式Cache结构下的访存行为分析 | 第40-43页 |
| 3.3 并行程序访存行为的时空特征 | 第43-47页 |
| 3.3.1 时间分布特征 | 第43-44页 |
| 3.3.2 空间分布特征 | 第44-47页 |
| 3.4 本章小结 | 第47-48页 |
| 第四章 系统级功耗管控方案设计 | 第48-65页 |
| 4.1 功耗管控方案整体设计 | 第48-52页 |
| 4.1.1 设计需求 | 第48-49页 |
| 4.1.2 技术路线 | 第49-51页 |
| 4.1.3 整体框架 | 第51-52页 |
| 4.2 基于访存行为的程序性能建模 | 第52-58页 |
| 4.2.1 程序性能模型 | 第52-54页 |
| 4.2.2 模型参数获取 | 第54-56页 |
| 4.2.3 模型验证 | 第56-58页 |
| 4.3 功耗管控方案核心模块设计 | 第58-63页 |
| 4.3.1 参数预测模块 | 第58-59页 |
| 4.3.2 DVFS算法模块 | 第59-62页 |
| 4.3.3 PID调节模块 | 第62-63页 |
| 4.4 本章小结 | 第63-65页 |
| 第五章 功耗管控方案的仿真实现及结果分析 | 第65-78页 |
| 5.1 仿真平台搭建 | 第65-70页 |
| 5.1.1 软件模拟器 | 第65-66页 |
| 5.1.2 功耗评估工具 | 第66-67页 |
| 5.1.3 测试用例 | 第67-68页 |
| 5.1.4 平台架构和配置 | 第68-70页 |
| 5.2 仿真结果分析 | 第70-77页 |
| 5.2.1 性能约束模式下的结果分析 | 第70-74页 |
| 5.2.2 功耗约束模式下的结果分析 | 第74-77页 |
| 5.3 本章小结 | 第77-78页 |
| 第六章 总结与展望 | 第78-80页 |
| 6.1 工作总结 | 第78页 |
| 6.2 研究展望 | 第78-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-85页 |
| 个人简历及攻读硕士学位期间的研究成果 | 第85-86页 |
