数字高清电视SoC芯片中图像缩放算法的研究与FPGA验证
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 1 绪论 | 第10-13页 |
| 1.1 数字电视发展历史及前景 | 第10页 |
| 1.2 研究目的、意义及应用价值 | 第10-11页 |
| 1.3 国内外研究现状及发展动态 | 第11-12页 |
| 1.4 本章小结 | 第12-13页 |
| 2 常见缩放算法的研究 | 第13-28页 |
| 2.1 图像缩放理论 | 第13-18页 |
| 2.1.1 图像缩放原理 | 第13-14页 |
| 2.1.2 信号插值 | 第14-15页 |
| 2.1.3 信号抽取 | 第15-17页 |
| 2.1.4 抽样率的转换 | 第17-18页 |
| 2.2 常见图像缩放算法研究 | 第18-23页 |
| 2.2.1 最近邻域法 | 第19-20页 |
| 2.2.2 双线性插值算法 | 第20-21页 |
| 2.2.3 双立方插值算法 | 第21-23页 |
| 2.3 边缘检测插值算法 | 第23-27页 |
| 2.3.1 边缘的含义与意义 | 第23-24页 |
| 2.3.2 一种边缘检测插值算法 | 第24-27页 |
| 2.4 本章小结 | 第27-28页 |
| 3 改进的多方向边缘检测算法 | 第28-40页 |
| 3.1 边缘检测算法的改进 | 第28-34页 |
| 3.1.1 二阶微分信息计算 | 第29-30页 |
| 3.1.2 一阶微分信息计算 | 第30-32页 |
| 3.1.3 图像插值 | 第32-34页 |
| 3.2 图像滤波算法 | 第34-37页 |
| 3.2.1 图像滤波理论 | 第34-37页 |
| 3.2.2 滤波器步长和相位 | 第37页 |
| 3.3 去振铃算法 | 第37-39页 |
| 3.3.1 全局差值最大值计算 | 第37-38页 |
| 3.3.2 局部差值最大值计算 | 第38页 |
| 3.3.3 线性滤波器和结果修正 | 第38-39页 |
| 3.4 本章小结 | 第39-40页 |
| 4 图像缩放模块硬件设计 | 第40-55页 |
| 4.1 整体架构 | 第40-41页 |
| 4.2 缩放模块硬件实现 | 第41-54页 |
| 4.2.1 数据总线 | 第41-42页 |
| 4.2.2 配置模块 | 第42-43页 |
| 4.2.3 数据转换模块 | 第43-44页 |
| 4.2.4 边缘检查插值模块 | 第44-47页 |
| 4.2.4.1 数据转换及缓存模块 | 第44-46页 |
| 4.2.4.2 移位控制模块 | 第46-47页 |
| 4.2.5 水平缩放模块 | 第47-49页 |
| 4.2.6 垂直缩放模块 | 第49-52页 |
| 4.2.7 去振铃模块 | 第52-54页 |
| 4.3 本章小结 | 第54-55页 |
| 5 图像缩放硬件设计的验证 | 第55-63页 |
| 5.1 图像缩放电路的功能仿真 | 第55-59页 |
| 5.1.1 功能仿真验证方案 | 第55-56页 |
| 5.1.2 功能仿真结果 | 第56-59页 |
| 5.2 FPGA 系统级仿真验证 | 第59-62页 |
| 5.2.1 FPGA 验证方案 | 第60-61页 |
| 5.2.2 模块的综合及实现 | 第61-62页 |
| 5.3 本章小结 | 第62-63页 |
| 6 总结与展望 | 第63-65页 |
| 6.1 全文总结 | 第63-64页 |
| 6.2 未来展望 | 第64-65页 |
| 参考文献 | 第65-68页 |
| 致谢 | 第68-69页 |
| 个人简历 | 第69页 |
| 发表的学术论文 | 第69-70页 |
