| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-13页 |
| 1.1 课题背景与意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 本论文的主要研究内容 | 第11-13页 |
| 第2章 可配置数字下变频的算法级设计 | 第13-29页 |
| 2.1 数字下变频的理论基础 | 第13-19页 |
| 2.1.1 I/Q 正交鉴相原理 | 第13-15页 |
| 2.1.2 多速率信号处理理论 | 第15-17页 |
| 2.1.3 下变频过程的时域频域分析 | 第17-19页 |
| 2.2 数字下变频主要模块设计 | 第19-25页 |
| 2.2.1 基于 CORDIC 算法的 NCO 设计 | 第19-22页 |
| 2.2.2 优化的级联滤波器组设计 | 第22-25页 |
| 2.3 数字下变频的定点化设计 | 第25-28页 |
| 2.4 本章小结 | 第28-29页 |
| 第3章 可配置数字下变频的 RTL 级设计 | 第29-44页 |
| 3.1 可配置数字下变频基本结构 | 第29页 |
| 3.2 NCO 的 RTL 设计 | 第29-34页 |
| 3.2.1 相位累加模块设计 | 第30-31页 |
| 3.2.2 函数生成模块设计 | 第31-34页 |
| 3.3 滤波器组的 RTL 设计 | 第34-36页 |
| 3.3.1 CIC 滤波器设计 | 第34-35页 |
| 3.3.2 CFIR 滤波器和 HB 滤波器设计 | 第35-36页 |
| 3.4 时钟分频模块设计 | 第36-37页 |
| 3.5 数字下变频的验证 | 第37-43页 |
| 3.6 本章小结 | 第43-44页 |
| 第4章 系统级验证 | 第44-55页 |
| 4.1 系统结构的设计 | 第44-46页 |
| 4.2 主要 IP 介绍 | 第46-49页 |
| 4.2.1 LEON3 处理器 | 第46页 |
| 4.2.2 AHB 控制器 | 第46-47页 |
| 4.2.3 存储器控制器 | 第47-48页 |
| 4.2.4 DMA | 第48-49页 |
| 4.2.5 PDDC | 第49页 |
| 4.3 系统的仿真验证 | 第49-54页 |
| 4.3.1 测试平台的设计 | 第50-51页 |
| 4.3.2 测试激励的设计 | 第51-52页 |
| 4.3.3 基于平台的验证 | 第52-54页 |
| 4.4 本章小结 | 第54-55页 |
| 结论 | 第55-56页 |
| 参考文献 | 第56-60页 |
| 攻读学位期间发表的学术论文 | 第60-62页 |
| 致谢 | 第62页 |