| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 第一章 FPGA结构 | 第6-10页 |
| ·FPGA结构 | 第6页 |
| ·CLB结构 | 第6-8页 |
| ·可编程互联结构 | 第8页 |
| ·FPGA测试 | 第8-9页 |
| ·小节 | 第9-10页 |
| 第二章 FPGA-3互连结构及资源 | 第10-15页 |
| ·FPGA-3内部可编程互连资源 | 第10-12页 |
| ·可重复互连单元 | 第12-13页 |
| ·IMUX和OMUX资源 | 第13-14页 |
| ·IO互连资源 | 第14页 |
| ·小节 | 第14-15页 |
| 第三章 ASIC的DFT设计 | 第15-23页 |
| ·Fault model | 第15-18页 |
| ·扫描单元及扫描测试 | 第18-22页 |
| 表3.1 扫描链工作模式 | 第22页 |
| ·小节 | 第22-23页 |
| 第四章 FPGA测试 | 第23-27页 |
| ·FPGA测试问题 | 第23-24页 |
| ·FPGA测试方法 | 第24-26页 |
| ·小节 | 第26-27页 |
| 第五章 互连测试相关分析 | 第27-30页 |
| ·互连待测资源分析 | 第27-28页 |
| ·可用非待测资源 | 第28页 |
| ·互连测试前提及基本思想 | 第28-29页 |
| ·小结 | 第29-30页 |
| 第六章 FPGA互连测试准备 | 第30-37页 |
| ·扫描单元及扫描链实现 | 第30-32页 |
| ·Buffered WUT | 第32-33页 |
| ·WUT、Buffered-WUT比较 | 第33-36页 |
| ·小节 | 第36-37页 |
| 第七章 构建基于Buffered-WUT的测试覆盖 | 第37-43页 |
| ·基于方向的Buffered-WUT分类 | 第37-38页 |
| ·水平方向Buffered-WUT覆盖 | 第38-42页 |
| ·小节 | 第42-43页 |
| 第八章 基于TILE的DFT具体实现 | 第43-48页 |
| ·基于HEX-SINGLE的分析 | 第43-45页 |
| ·基于扫描链构建的实现 | 第45-47页 |
| ·小节 | 第47-48页 |
| 第九章 EDA工具应用 | 第48-57页 |
| ·circuit remodel | 第48-50页 |
| ·fault model | 第50-51页 |
| ·有关delay的测试 | 第51-52页 |
| ·pattern验证 | 第52页 |
| ·EDA工具 | 第52-53页 |
| ·ATPG结果分析 | 第53-55页 |
| ·实验数据 | 第55页 |
| ·总结和展望 | 第55-57页 |
| 附录 | 第57-65页 |
| 参考书目 | 第65-67页 |