基于FPGA的图像连通域处理的研究
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-14页 |
| 1.1 课题的背景与意义 | 第8-9页 |
| 1.2 课题来源 | 第9页 |
| 1.3 国内外研究现状 | 第9-12页 |
| 1.4 主要研究内容以及论文结构 | 第12-14页 |
| 第2章 连通域标记前的图像预处理 | 第14-26页 |
| 2.1 数字图像处理概述 | 第14-15页 |
| 2.2 视频流的采集 | 第15-16页 |
| 2.3 原始图像格式的转换 | 第16-18页 |
| 2.4 彩色图像转换为灰度图像的实现 | 第18-19页 |
| 2.4.1 彩色图像转换为灰度图像的算法 | 第18-19页 |
| 2.4.2 本文的处理方法 | 第19页 |
| 2.5 灰度图像二值化的实现 | 第19-21页 |
| 2.5.1 图像的分割 | 第20页 |
| 2.5.2 本文中灰度图像二值化算法 | 第20-21页 |
| 2.6 灰度图像二值化的 FPGA 实现方法设计 | 第21-25页 |
| 2.6.1 端口设计 | 第21-22页 |
| 2.6.2 主要结构设计 | 第22页 |
| 2.6.3 状态分析 | 第22-25页 |
| 2.7 本章小结 | 第25-26页 |
| 第3章 二值图像连通域的标记的实现 | 第26-42页 |
| 3.1 连通域的概念 | 第26-27页 |
| 3.2 改进的连通域标记算法概述 | 第27-29页 |
| 3.3 像素连通域初步标记的实时判定 | 第29-35页 |
| 3.4 等价表的生成与合并 | 第35-38页 |
| 3.4.1 有效像素期间等价表的初始化与初步整理 | 第36-37页 |
| 3.4.2 帧消隐期间等价表的整理 | 第37-38页 |
| 3.5 连通域标记电路的整体设计 | 第38-41页 |
| 3.6 本章小结 | 第41-42页 |
| 第4章 算法验证与性能分析 | 第42-56页 |
| 4.1 开发平台简介 | 第42-44页 |
| 4.1.1 软件开发环境 | 第42-43页 |
| 4.1.2 硬件开发平台 | 第43-44页 |
| 4.2 处理过程分析 | 第44-49页 |
| 4.3 处理结果的验证 | 第49-51页 |
| 4.4 性能分析及相关问题说明 | 第51-55页 |
| 4.4.1 消隐时间利用后的性能提升 | 第53页 |
| 4.4.2 等价表的大小与最大标记值的约定 | 第53-54页 |
| 4.4.3 其它问题说明 | 第54-55页 |
| 4.5 本章小结 | 第55-56页 |
| 结论 | 第56-57页 |
| 参考文献 | 第57-61页 |
| 致谢 | 第61页 |
