基于SOPC技术的多路数据采集系统的设计与实现
| 中文摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-10页 |
| 1.1 概述 | 第7页 |
| 1.2 国内外的研究现状 | 第7-8页 |
| 1.3 论文选题背景 | 第8-9页 |
| 1.4 论文的主要内容 | 第9-10页 |
| 第二章 基于SOPC技术多路数据采集系统设计 | 第10-18页 |
| 2.1 SOPC多路数据采集系统结构 | 第10-11页 |
| 2.2 NiosⅡ嵌入式软核处理器系统 | 第11-14页 |
| 2.2.1 NiosⅡ处理器 | 第11-13页 |
| 2.2.2 NiosⅡ系统的外部设备 | 第13-14页 |
| 2.3 片上系统总线 | 第14-17页 |
| 2.3.1 片上总线的特点 | 第14-15页 |
| 2.3.2 Avalon总线 | 第15-17页 |
| 2.4 本章小结 | 第17-18页 |
| 第三章 SOPC多路数据采集系统的硬件设计 | 第18-30页 |
| 3.1 SOPC系统的整体设计流程 | 第18-19页 |
| 3.2 SOPC系统的开发工具 | 第19-21页 |
| 3.2.1 QuartusⅡ9.0 | 第19-20页 |
| 3.2.2 SOPC Builder | 第20-21页 |
| 3.2.3 NiosⅡ IDE | 第21页 |
| 3.3 NIOSⅡ处理器核心板电路 | 第21-26页 |
| 3.3.1 FPGA | 第22-23页 |
| 3.3.2 存储电路 | 第23-24页 |
| 3.3.3 时钟电路 | 第24-25页 |
| 3.3.4 电源电路 | 第25页 |
| 3.3.5 配置电路 | 第25-26页 |
| 3.4 前端信号调整电路 | 第26-29页 |
| 3.4.1 衰减和放大电路 | 第27页 |
| 3.4.2 滤波器电路 | 第27-28页 |
| 3.4.3 衰减器 | 第28页 |
| 3.4.4 放大器 | 第28页 |
| 3.4.5 D/A转换电路 | 第28-29页 |
| 3.5 实时时钟电路 | 第29页 |
| 3.6 本章小结 | 第29-30页 |
| 第四章 SOPC多路数据采集系统的软件设计 | 第30-38页 |
| 4.1 多路采集系统的开发流程 | 第30页 |
| 4.2 开发系统设计步骤 | 第30-33页 |
| 4.3 IDE开发 | 第33-35页 |
| 4.4 功能模块调试 | 第35-37页 |
| 4.4.1 串口功能调试 | 第35页 |
| 4.4.2 SDRAM读写调试 | 第35-36页 |
| 4.4.3 Flash的读写调试 | 第36-37页 |
| 4.5 系统仿真图形 | 第37页 |
| 4.6 本章小结 | 第37-38页 |
| 第五章 总结及展望 | 第38-40页 |
| 5.1 总结 | 第38-39页 |
| 5.2 展望 | 第39-40页 |
| 参考文献 | 第40-41页 |
| 在学期间的研究成果 | 第41-42页 |
| 致谢 | 第42页 |
