多通道高速采样系统的频率合成器实现技术研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第13-16页 |
| 1.1 频率合成的概念和背景 | 第13页 |
| 1.2 频率合成器的发展与研究现状 | 第13-14页 |
| 1.3 频率合成的主要性能指标 | 第14-15页 |
| 1.4 本文的主要工作 | 第15-16页 |
| 第二章 频率合成技术原理及方案选择 | 第16-38页 |
| 2.1 系统指标 | 第16-17页 |
| 2.2 直接数字频率合成 | 第17-24页 |
| 2.2.1 DDS原理 | 第17-19页 |
| 2.2.2 DDS频谱分析 | 第19-21页 |
| 2.2.3 DDS杂散分析 | 第21-24页 |
| 2.3 锁相频率合成技术 | 第24-33页 |
| 2.3.1 锁相环的组成和基本原理 | 第25-31页 |
| 2.3.2 锁相环路的线性分析 | 第31-32页 |
| 2.3.3 锁相环的噪声特性 | 第32-33页 |
| 2.4 系统方案设计 | 第33-37页 |
| 2.4.1 环外插入混频器组合方案 | 第34-35页 |
| 2.4.2 环内插入混频器组合方案 | 第35页 |
| 2.4.3 DDS激励PLL组合方案 | 第35-36页 |
| 2.4.4 方案选择 | 第36-37页 |
| 2.5 本章小结 | 第37-38页 |
| 第三章 采样系统频率合成器设计与实现 | 第38-61页 |
| 3.1 关键器件选型 | 第38-43页 |
| 3.1.1 DDS芯片AD9912 | 第38-39页 |
| 3.1.2 PLL芯片ADF4351 | 第39-40页 |
| 3.1.3 放大器 | 第40-42页 |
| 3.1.4 电源芯片 | 第42-43页 |
| 3.2 硬件电路的设计 | 第43-54页 |
| 3.2.1 腔体设计与模块信号流向设计 | 第43-45页 |
| 3.2.2 DDS外围硬件电路 | 第45-47页 |
| 3.2.3 PLL外围硬件电路 | 第47-49页 |
| 3.2.4 电源模块电路设计 | 第49-52页 |
| 3.2.5 放大器电路设计 | 第52-53页 |
| 3.2.6 PCB设计的注意事项 | 第53-54页 |
| 3.3 频率合成器多重调节算法 | 第54-59页 |
| 3.3.1 算法结构 | 第55-56页 |
| 3.3.2 DAC非线性杂散分析 | 第56-57页 |
| 3.3.3 优化三重调节算法 | 第57-59页 |
| 3.4 本章小节 | 第59-61页 |
| 第四章 频率合成器的测试结果与分析 | 第61-73页 |
| 4.1 频率合成器的配置实现 | 第61-66页 |
| 4.1.1 PLL芯片的配置 | 第61-63页 |
| 4.1.2 DDS芯片的配置 | 第63-66页 |
| 4.2 典型频点测试 | 第66-72页 |
| 4.2.1 典型频率点测试 | 第67-69页 |
| 4.2.2 使用调节算法后输出频谱 | 第69-72页 |
| 4.3 测试结果的分析与说明 | 第72-73页 |
| 第五章 总结与展望 | 第73-74页 |
| 5.1 全文总结和注意事项 | 第73页 |
| 5.2 下一步工作的展望 | 第73-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-77页 |
