| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 课题背景及意义 | 第10-11页 |
| 1.2 频率合成技术的历史和发展 | 第11-12页 |
| 1.2.1 直接模拟频率合成 | 第11页 |
| 1.2.2 锁相环间接频率合成 | 第11页 |
| 1.2.3 直接数字频率合成 | 第11-12页 |
| 1.2.4 混合频率合成 | 第12页 |
| 1.3 本文主要研究内容与结构安排 | 第12-14页 |
| 第二章 频率合成技术基础理论 | 第14-32页 |
| 2.1 锁相环频率合成技术 | 第14-17页 |
| 2.2 频率合成器中的相位噪声 | 第17-27页 |
| 2.2.1 相位噪声的定义 | 第17-22页 |
| 2.2.2 锁相环频率合成器的相位噪声 | 第22-25页 |
| 2.2.3 偏置锁相环频率合成器 | 第25-27页 |
| 2.3 直接数字频率合成(DDS)技术 | 第27-31页 |
| 2.3.1 直接数字频率合成器原理 | 第27-28页 |
| 2.3.2 DDS的杂散分析 | 第28-29页 |
| 2.3.3 DDS的杂散改善方法 | 第29-31页 |
| 2.4 本章小结 | 第31-32页 |
| 第三章 级联偏置锁相环的原理和设计 | 第32-58页 |
| 3.1 级联偏置锁相环原理 | 第32-41页 |
| 3.1.1 级联偏置锁相环的结构 | 第32-37页 |
| 3.1.2 级联偏置锁相环的相位噪声 | 第37-39页 |
| 3.1.3 级联偏置锁相环的实现方法 | 第39-41页 |
| 3.1.3.1 使用YIG调谐振荡器实现级联偏置锁相环 | 第39-40页 |
| 3.1.3.2 使用宽带VCO实现级联偏置锁相环 | 第40-41页 |
| 3.2 级联偏置锁相环的电路设计 | 第41-57页 |
| 3.2.1 级联偏置锁相环的频率关系 | 第41-42页 |
| 3.2.2 第一级混频电路 | 第42-50页 |
| 3.2.2.1 分频器输出谐波混频电路 | 第42-48页 |
| 3.2.2.2 直接倍频谐波混频电路 | 第48-50页 |
| 3.2.3 第二级混频电路 | 第50-54页 |
| 3.2.3.1 基本原理 | 第50页 |
| 3.2.3.2 混频电路 | 第50-51页 |
| 3.2.3.3 本振电路 | 第51-54页 |
| 3.2.4 YIG调谐振荡器电路 | 第54-57页 |
| 3.2.5 参考倍频链电路 | 第57页 |
| 3.3 本章小结 | 第57-58页 |
| 第四章 基于级联偏置锁相环的宽带频率合成器 | 第58-70页 |
| 4.1 级联偏置锁相环实现宽带频率合成器的原理 | 第58-60页 |
| 4.2 级联偏置锁相环的参考源设计 | 第60-64页 |
| 4.2.1 参考环的结构与工作原理 | 第60-61页 |
| 4.2.2 参考环的电路设计 | 第61-62页 |
| 4.2.3 参考环的相位噪声分析 | 第62-64页 |
| 4.3 宽带频率合成器的相位噪声测试 | 第64-67页 |
| 4.4 宽带频率合成器的算法 | 第67-69页 |
| 4.4.1 级联偏置锁相环的配置算法 | 第67-69页 |
| 4.4.2 参考环路的算法 | 第69页 |
| 4.5 本章小节 | 第69-70页 |
| 第五章 全文总结与展望 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 攻读硕士学位期间取得的成果 | 第75-76页 |