| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第12-14页 |
| 缩略语对照表 | 第14-17页 |
| 第一章 绪论 | 第17-21页 |
| 1.1 研究背景 | 第17-18页 |
| 1.2 国内外研究现状 | 第18-19页 |
| 1.3 论文的结构安排 | 第19-21页 |
| 第二章 流水线ADC非理想因素分析 | 第21-43页 |
| 2.1 基本工作原理 | 第21-24页 |
| 2.1.1 基本结构 | 第21-23页 |
| 2.1.2 工作原理 | 第23-24页 |
| 2.2 运放非理想效应的影响 | 第24-30页 |
| 2.2.1 运放有限增益的影响 | 第24-26页 |
| 2.2.2 运放有限带宽的影响 | 第26-27页 |
| 2.2.3 运放增益非线性的影响 | 第27-30页 |
| 2.3 DAC电容失配的影响 | 第30-33页 |
| 2.4 时钟抖动和失配的影响 | 第33-39页 |
| 2.4.1 时钟抖动对ADC性能的影响 | 第33-35页 |
| 2.4.2 Sub-ADC和MDAC失配误差的影响 | 第35-39页 |
| 2.5 噪声的影响 | 第39-42页 |
| 2.5.1 k T/C噪声 | 第39-40页 |
| 2.5.2 放大相运放中的噪声 | 第40-42页 |
| 2.6 小结 | 第42-43页 |
| 第三章 流水线ADC关键电路和数字校准技术 | 第43-83页 |
| 3.1 系统结构 | 第43-55页 |
| 3.1.1 各级采样电容和位数的确定 | 第43-49页 |
| 3.1.2 流水线ADC的系统结构 | 第49-50页 |
| 3.1.3 各级MDAC电路的设计 | 第50-55页 |
| 3.2 运放的设计 | 第55-67页 |
| 3.2.1 高性能运放结构分析 | 第56-57页 |
| 3.2.2 多级运放设计的概述 | 第57-58页 |
| 3.2.3 三级RMRIC运放的分析 | 第58-63页 |
| 3.2.4 CMFB的分析 | 第63-65页 |
| 3.2.5 各级运放指标的确定 | 第65-66页 |
| 3.2.6 三级RMRIC运放的实现 | 第66-67页 |
| 3.3 比较器的设计 | 第67-69页 |
| 3.4 数字校准电路的原理与设计 | 第69-81页 |
| 3.4.1 数字后台校准算法的分类 | 第69-70页 |
| 3.4.2 基于比较器抖动的高量化位数统计型校准算法 | 第70-72页 |
| 3.4.3 电容失配的校准 | 第72-76页 |
| 3.4.4 一阶增益误差的校准 | 第76-78页 |
| 3.4.5 非线性误差的校准 | 第78-81页 |
| 3.5 小结 | 第81-83页 |
| 第四章 关键电路和数字校准的仿真验证 | 第83-97页 |
| 4.1 三级低压RMRIC运放的仿真与验证 | 第83-86页 |
| 4.2 比较器的仿真与验证 | 第86-87页 |
| 4.3 MDAC电路的仿真与验证 | 第87-89页 |
| 4.4 整体ADC的仿真及性能分析 | 第89-95页 |
| 4.4.1 整体ADC电路的版图与布局 | 第89-90页 |
| 4.4.2 未校准前整体ADC的性能 | 第90-91页 |
| 4.4.3 校准之后整体ADC的性能 | 第91-94页 |
| 4.4.4 ADC的性能比较 | 第94-95页 |
| 4.5 小结 | 第95-97页 |
| 第五章 总结与展望 | 第97-99页 |
| 5.1 总结 | 第97-98页 |
| 5.2 展望 | 第98-99页 |
| 参考文献 | 第99-105页 |
| 致谢 | 第105-107页 |
| 作者简介 | 第107-108页 |