| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 1 绪论 | 第11-15页 |
| 1.1 课题研究背景 | 第11-13页 |
| 1.2 研究意义 | 第13-14页 |
| 1.3 所作的工作 | 第14页 |
| 1.4 章节架构 | 第14-15页 |
| 2 H.264 与AVS 技术介绍 | 第15-21页 |
| 2.1 H.264 的特点 | 第15页 |
| 2.2 AVS 的特点 | 第15-16页 |
| 2.3 H.264 与AVS 解码原理 | 第16页 |
| 2.4 H.264 环内滤波 | 第16-19页 |
| 2.4.1 H.264 去块效应的原理 | 第16-17页 |
| 2.4.2 滤波过程 | 第17-19页 |
| 2.5 AVS 环内滤波 | 第19页 |
| 2.6 H.264 的亮度插值模块 | 第19页 |
| 2.7 AVS 的亮度插值模块 | 第19-20页 |
| 2.8 小结 | 第20-21页 |
| 3 ESL 电子系统级设计 | 第21-29页 |
| 3.1 ESL 的背景 | 第21-22页 |
| 3.2 ESL 设计特点和流程 | 第22-24页 |
| 3.2.1 ESL 设计特点 | 第22-23页 |
| 3.2.2 ESL 设计的流程 | 第23-24页 |
| 3.3 ESL 工具的使用 | 第24-26页 |
| 3.3.1 ARM ESL 在嵌入式软件开发中的应用 | 第24-25页 |
| 3.3.2 ARM ESL 在硬件SoC 设计中的应用 | 第25页 |
| 3.3.3 ARM ESL 在软硬件协同设计中的作用 | 第25-26页 |
| 3.4 SystemC 基础 | 第26-28页 |
| 3.4.1 行为级建模 | 第27页 |
| 3.4.2 交易级建模 | 第27-28页 |
| 3.4.3 进程 | 第28页 |
| 3.5 小结 | 第28-29页 |
| 4 H.264 与AVS 硬件加速架构设计 | 第29-37页 |
| 4.1 H.264 开源编解码器介绍 | 第29-30页 |
| 4.2 AVS 编解码器介绍 | 第30页 |
| 4.3 H.264 与AVS 双解码器纯软件运行分析 | 第30-32页 |
| 4.4 系统架构设计 | 第32-36页 |
| 4.4.1 硬件加速模块选择 | 第32-33页 |
| 4.4.2 软硬件划分分析 | 第33-36页 |
| 4.5 小结 | 第36-37页 |
| 5 H.264 与AVS 硬件加速系统级建模 | 第37-55页 |
| 5.1 ESL 架构搭建 | 第37-47页 |
| 5.1.1 架构概述 | 第37-38页 |
| 5.1.2 架构接口设计 | 第38-41页 |
| 5.1.3 架构功能设计 | 第41-47页 |
| 5.2 架构调试过程 | 第47-49页 |
| 5.2.1 H.264 与AVS 解码器移植 | 第48页 |
| 5.2.2 硬件平台连接 | 第48页 |
| 5.2.3 软硬件联调 | 第48-49页 |
| 5.3 运行结果 | 第49-52页 |
| 5.3.1 功能实现 | 第49页 |
| 5.3.2 运行速度比较 | 第49-52页 |
| 5.4 系统性能分析 | 第52-54页 |
| 5.4.1 总线周期精确系统性能 | 第52页 |
| 5.4.2 性能特点分析 | 第52-54页 |
| 5.4.3 硬件并行度考虑 | 第54页 |
| 5.5 小结 | 第54-55页 |
| 6 硬件加速寄存器传输级设计及评估 | 第55-65页 |
| 6.1 硬件加速滤波模块的周期估算 | 第55-56页 |
| 6.2 硬件加速插值模块定义 | 第56-60页 |
| 6.3 插值模块设计 | 第60-63页 |
| 6.3.1 模块概述 | 第60-63页 |
| 6.4 系统性能周期精确估算 | 第63-64页 |
| 6.5 小结 | 第64-65页 |
| 7 总结与展望 | 第65-67页 |
| 7.1 总结 | 第65页 |
| 7.2 展望 | 第65-67页 |
| 参考文献 | 第67-70页 |
| 致谢 | 第70-71页 |
| 攻读学位期间发表的学术论文 | 第71-73页 |
