宽带多路调制信号生成研究
| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 1 引言 | 第14-21页 |
| 1.1 课题研究背景 | 第14页 |
| 1.2 国内外研究现状 | 第14-19页 |
| 1.2.1 频率合成技术发展现状 | 第14-17页 |
| 1.2.2 信号调制技术发展现状 | 第17-19页 |
| 1.3 本文研究内容 | 第19页 |
| 1.4 本文结构安排 | 第19-21页 |
| 2 多路信号调制理论基础与验证 | 第21-47页 |
| 2.1 原始信号生成 | 第21-22页 |
| 2.2 基带信号处理 | 第22-36页 |
| 2.2.1 信号映射 | 第22-24页 |
| 2.2.2 多速率信号处理 | 第24-28页 |
| 2.2.3 数字滤波器 | 第28-36页 |
| 2.3 信号调制 | 第36-40页 |
| 2.3.1 正交频分复用 | 第36-38页 |
| 2.3.2 多路调制技术 | 第38-40页 |
| 2.4 整体方案设计 | 第40-41页 |
| 2.5 方案验证 | 第41-46页 |
| 2.6 本章小结 | 第46-47页 |
| 3 上位机设计与实现 | 第47-55页 |
| 3.1 软件平台简介 | 第47页 |
| 3.2 功能实现 | 第47-54页 |
| 3.2.1 生成m序列 | 第47-50页 |
| 3.2.2 基带信号处理 | 第50-52页 |
| 3.2.3 多路信号调制 | 第52-53页 |
| 3.2.4 界面设计 | 第53-54页 |
| 3.3 本章小结 | 第54-55页 |
| 4 下位机设计与实现 | 第55-64页 |
| 4.1 系统设计需求 | 第55页 |
| 4.2 系统硬件设计 | 第55-60页 |
| 4.2.1 FPGA芯片介绍 | 第55-57页 |
| 4.2.2 PCIE接口介绍 | 第57-58页 |
| 4.2.3 DA芯片 | 第58-59页 |
| 4.2.4 时钟芯片 | 第59-60页 |
| 4.3 下位机软件设计和实现 | 第60-64页 |
| 4.3.1 时钟芯片驱动 | 第60-61页 |
| 4.3.2 DA驱动 | 第61-63页 |
| 4.3.3 速率匹配 | 第63-64页 |
| 5 系统性能验证 | 第64-67页 |
| 6 总结与展望 | 第67-69页 |
| 6.1 全文总结 | 第67-68页 |
| 6.2 展望 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 作者简历及攻读硕士/博士学位期间取得的研究成果 | 第71-73页 |
| 学位论文数据集 | 第73页 |
