综测仪中面向LTE-A的基带处理板卡的设计与实现
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 无线通信综测仪的发展概况 | 第9页 |
| 1.2 TI高性能DSP的系列演进 | 第9-10页 |
| 1.3 作者曾经的相关工作 | 第10-11页 |
| 1.4 本论文的研究内容 | 第11页 |
| 1.5 本论文的结构安排 | 第11-13页 |
| 第二章 基带处理板卡设计方案 | 第13-17页 |
| 2.1 综测仪系统结构 | 第13页 |
| 2.2 基带处理板卡系统需求分析 | 第13-14页 |
| 2.3 单板的系统设计方案 | 第14-15页 |
| 2.4 本文的专业术语解释 | 第15-16页 |
| 2.5 本章小结 | 第16-17页 |
| 第三章 基带处理板卡原理图设计 | 第17-37页 |
| 3.1 DSP芯片选型 | 第17-19页 |
| 3.2 DSP设计 | 第19-29页 |
| 3.3 FPGA芯片选型 | 第29-30页 |
| 3.4 FPGA设计 | 第30-31页 |
| 3.5 电源系统设计 | 第31-33页 |
| 3.6 时钟系统设计 | 第33-34页 |
| 3.7 配置系统设计 | 第34-36页 |
| 3.7.1 DSP配置 | 第34-35页 |
| 3.7.2 FPGA配置 | 第35-36页 |
| 3.8 本章小结 | 第36-37页 |
| 第四章 基带处理板卡PCB设计 | 第37-45页 |
| 4.1 高速PCB设计的基本理论 | 第37页 |
| 4.2 叠层设计与阻抗控制设计 | 第37-38页 |
| 4.3 布局 | 第38-40页 |
| 4.4 布线 | 第40-41页 |
| 4.5 电源平面分割 | 第41-43页 |
| 4.6 板卡设计实物图 | 第43页 |
| 4.7 本章小结 | 第43-45页 |
| 第五章 基带处理板卡的调试与功能验证 | 第45-57页 |
| 5.1 电源系统的调试 | 第45-47页 |
| 5.2 时钟系统的调试 | 第47页 |
| 5.3 配置系统的调试 | 第47-48页 |
| 5.4 高速接口的调试与功能验证 | 第48-56页 |
| 5.4.1 DDR3接口 | 第48-49页 |
| 5.4.2 SGMⅡ接口 | 第49-50页 |
| 5.4.3 AIF2接口 | 第50-51页 |
| 5.4.4 SRIO接口 | 第51-53页 |
| 5.4.5 Hyperlink接口 | 第53-54页 |
| 5.4.6 PCIE接口 | 第54-55页 |
| 5.4.7 EMIF接口 | 第55-56页 |
| 5.5 本章小结 | 第56-57页 |
| 第六章 基带处理板卡的产品化自检 | 第57-67页 |
| 6.1 产品化自检需求分析 | 第57页 |
| 6.2 产品化自检实现方法 | 第57-63页 |
| 6.2.1 基本需求的自检实现方法 | 第57-59页 |
| 6.2.2 必备功能的自检实现方法 | 第59-62页 |
| 6.2.3 辅助功能的自检实现方法 | 第62-63页 |
| 6.3 产品化自检程序设计与实现 | 第63-65页 |
| 6.3.1 界面显示程序的界面功能 | 第63页 |
| 6.3.2 界面显示程序的界面结构 | 第63-64页 |
| 6.3.3 界面显示程序的按键功能 | 第64-65页 |
| 6.4 本章小结 | 第65-67页 |
| 第七章 总结与展望 | 第67-69页 |
| 参考文献 | 第69-71页 |
| 致谢 | 第71-72页 |
| 研究生期间发表论文清单 | 第72页 |
