摘要 | 第5-7页 |
ABSTRACT | 第7-8页 |
第一章 绪论 | 第20-24页 |
1.1 研究的背景与意义 | 第20-21页 |
1.2 国内外研究现状 | 第21-22页 |
1.3 论文的结构安排 | 第22-24页 |
第二章 逐次逼近型模数转换器概述 | 第24-34页 |
2.1 SAR ADC工作原理 | 第24-25页 |
2.2 电荷再分配D/A转换电路 | 第25-30页 |
2.2.1 传统二进制电容D/A转换器 | 第25-28页 |
2.2.2 分段二进制电容D/A转换器 | 第28-30页 |
2.3 SAR ADC静态误差分析 | 第30-33页 |
2.3.1 失调 | 第31页 |
2.3.2 电容失配 | 第31-32页 |
2.3.3 对地耦合电容 | 第32-33页 |
2.4 SAR ADC动态误差分析 | 第33页 |
2.4.1 噪声 | 第33页 |
2.4.2 电路不完全建立 | 第33页 |
2.5 小结 | 第33-34页 |
第三章 一种12位2MS/s SAR ADC | 第34-58页 |
3.1 12位SAR ADC整体结构 | 第34页 |
3.2 自举开关 | 第34-37页 |
3.3 DAC电容网络 | 第37-38页 |
3.3.1 kT/C噪声考虑 | 第37-38页 |
3.3.2 电容失配考虑 | 第38页 |
3.4 基于MCS的新型开关时序 | 第38-41页 |
3.5 动态比较器 | 第41-45页 |
3.5.1 比较器的原理 | 第41-42页 |
3.5.2 比较器的失调电压 | 第42-44页 |
3.5.3 比较器的噪声 | 第44-45页 |
3.6 SAR控制逻辑 | 第45-47页 |
3.7 ADC的版图实现和整体仿真 | 第47-50页 |
3.7.1 整体版图的设计 | 第47-49页 |
3.7.2 ADC整体仿真结果 | 第49-50页 |
3.8 SAR ADC测试 | 第50-57页 |
3.8.1 静态性能测试 | 第51-53页 |
3.8.2 动态性能测试 | 第53-57页 |
3.9 小结 | 第57-58页 |
第四章 基于Sub-Radix-2的SAR ADC数字校准算法研究 | 第58-64页 |
4.1 SAR ADC的广义码域线性均衡器 | 第58-59页 |
4.2 DAC失配误差的数字可校准性 | 第59-61页 |
4.2.1 Super-和Sub-Radix-2 | 第59-60页 |
4.2.2 数字校准条件 | 第60-61页 |
4.3 基于Sub-Radix-2 的SAR ADC | 第61-62页 |
4.3.1 Radix的选择 | 第61-62页 |
4.3.2 转换次数的选择 | 第62页 |
4.4 小结 | 第62-64页 |
第五章 一种基于扰动数字校准的16位1MS/s SAR ADC | 第64-88页 |
5.1 基于扰动的数字校准原理 | 第64-67页 |
5.1.1 叠加原理 | 第64-66页 |
5.1.2 校准网络结构 | 第66-67页 |
5.2 16位SAR ADC整体结构 | 第67-68页 |
5.3 校准模式整体电路的时序分析 | 第68-69页 |
5.4 一种新型扰动电路的实现 | 第69-71页 |
5.5 高速高精度比较器的设计 | 第71-77页 |
5.5.1 比较器的结构 | 第71-72页 |
5.5.2 比较器的失调校准 | 第72-73页 |
5.5.3 比较器的设计 | 第73-77页 |
5.6 整体系统噪声分析 | 第77页 |
5.7 数字校准电路的实现 | 第77-82页 |
5.7.1 设计方案 | 第77-78页 |
5.7.2 接口信号说明 | 第78页 |
5.7.3 子模块功能说明 | 第78-82页 |
5.8 整体电路的仿真验证 | 第82-84页 |
5.9 ADC的版图实现 | 第84-85页 |
5.10 小结 | 第85-88页 |
第六章 总结与展望 | 第88-90页 |
6.1 工作总结 | 第88-89页 |
6.2 未来展望 | 第89-90页 |
参考文献 | 第90-94页 |
致谢 | 第94-96页 |
作者简介 | 第96-97页 |
1.基本情况 | 第96页 |
2.教育背景 | 第96页 |
3.攻读硕士学位期间的研究成果 | 第96-97页 |