一种基于块处理技术的抗多径、低功耗GPS基带的设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-14页 |
| 1.1 论文的背景及意义 | 第8-10页 |
| 1.2 国内外的研究现状 | 第10-11页 |
| 1.3 设计思路和设计指标 | 第11页 |
| 1.4 论文的主要工作和结构安排 | 第11-14页 |
| 第二章 GPS基带多径抑制技术 | 第14-30页 |
| 2.1 GPS多径形成原因、特点及其影响 | 第14-19页 |
| 2.1.1 GPS多径形成原因 | 第14页 |
| 2.1.2 GPS多径特点 | 第14-16页 |
| 2.1.3 GPS多径的影响 | 第16-19页 |
| 2.2 基带多径抑制方法 | 第19-28页 |
| 2.2.1 窄相关鉴相器 | 第19-22页 |
| 2.2.2 双差鉴相器 | 第22-24页 |
| 2.2.3 早迟码斜率鉴相器ELS | 第24-25页 |
| 2.2.4 多径估计延迟锁定环MEDLL | 第25-27页 |
| 2.2.5 块处理多径抑制技术 | 第27-28页 |
| 2.3 本章小结 | 第28-30页 |
| 第三章 GPS抗多径基带设计与验证 | 第30-56页 |
| 3.1 GPS基带架构及多径抑制效果 | 第30-41页 |
| 3.1.1 GPS基带架构 | 第30-35页 |
| 3.1.2 多径测试环境 | 第35-37页 |
| 3.1.3 多径抑制效果 | 第37-41页 |
| 3.2 GPS基带电路设计 | 第41-51页 |
| 3.2.1 基带电路总体结构 | 第41-43页 |
| 3.2.2 基带电路模块设计 | 第43-51页 |
| 3.3 GPS基带场景测试 | 第51-54页 |
| 3.3.1 测试平台和方法 | 第51-53页 |
| 3.3.2 实际测试结果 | 第53-54页 |
| 3.4 本章小结 | 第54-56页 |
| 第四章 GPS基带电路低功耗优化 | 第56-82页 |
| 4.1 基带电路功耗分析 | 第56-60页 |
| 4.2 低电压基带电路设计 | 第60-62页 |
| 4.2.1 电压调节 | 第60-61页 |
| 4.2.2 并行度调节 | 第61-62页 |
| 4.3 低电压基带电路时序分析 | 第62-77页 |
| 4.3.1 低电压电路延时波动和时序分析 | 第62-70页 |
| 4.3.2 基于最大可能工作点时序分析 | 第70-75页 |
| 4.3.3 基带时序分析结果 | 第75-77页 |
| 4.4 基带功耗优化结果 | 第77-80页 |
| 4.5 本章小结 | 第80-82页 |
| 第五章 总结与展望 | 第82-84页 |
| 5.1 总结 | 第82-83页 |
| 5.2 展望 | 第83-84页 |
| 致谢 | 第84-86页 |
| 参考文献 | 第86-90页 |
| 作者简介 | 第90页 |
