| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 专用术语注释表 | 第9-10页 |
| 第一章 绪论 | 第10-18页 |
| 1.1 课题研究背景与意义 | 第10-11页 |
| 1.2 相关技术背景 | 第11-15页 |
| 1.2.1 视频压缩技术 | 第11-12页 |
| 1.2.2 视频标准发展简介 | 第12-13页 |
| 1.2.3 多核技术发展简介 | 第13-15页 |
| 1.2.4 TILERA平台简介 | 第15页 |
| 1.3 国内外研究现状 | 第15-16页 |
| 1.4 课题的研究内容及安排 | 第16-18页 |
| 1.4.1 课题的研究内容 | 第16-17页 |
| 1.4.2 本文安排 | 第17-18页 |
| 第二章 HEVC编码标准与并行化结构分析 | 第18-31页 |
| 2.1 概述 | 第18-19页 |
| 2.2 HEVC编码基本模块简介 | 第19-24页 |
| 2.2.1 四叉树结构 | 第19-20页 |
| 2.2.2 帧内预测 | 第20-21页 |
| 2.2.3 帧间预测 | 第21-22页 |
| 2.2.4 整数变换方式 | 第22-23页 |
| 2.2.5 熵编码 | 第23页 |
| 2.2.6 环路滤波 | 第23-24页 |
| 2.3 并行化结构 | 第24-28页 |
| 2.3.1 GOP级并行 | 第24-25页 |
| 2.3.2 Frame级并行 | 第25页 |
| 2.3.3 Slice级并行 | 第25-26页 |
| 2.3.4 宏块级并行 | 第26-27页 |
| 2.3.5 Tile级并行 | 第27页 |
| 2.3.6 WPP波前并行 | 第27-28页 |
| 2.4 HEVC解码模块分析 | 第28-30页 |
| 2.4.1 HEVC解码基本流程 | 第28-29页 |
| 2.4.2 HEVC解码模块分析 | 第29-30页 |
| 2.5 本章小结 | 第30-31页 |
| 第三章 基于多核处理器的HEVC解码器的模块并行算法设计 | 第31-39页 |
| 3.1 概述 | 第31页 |
| 3.2 HEVC并行解码算法设计 | 第31-33页 |
| 3.2.1 Slice、Tile和WPP并行解码算法缺陷 | 第31-32页 |
| 3.2.2 HEVC并行解码算法 | 第32-33页 |
| 3.3 帧级熵解码并行算法设计 | 第33-34页 |
| 3.3.1 图像帧类型依赖性分析 | 第33页 |
| 3.3.2 帧级熵解码并行算法 | 第33-34页 |
| 3.4 CTU行并行解码算法设计 | 第34-36页 |
| 3.4.1 CTU块依赖性分析 | 第34-35页 |
| 3.4.2 CTU行并行解码算法设计 | 第35-36页 |
| 3.5 基于CTU行的去方块滤波并行解码算法设计 | 第36-38页 |
| 3.5.1 去方块滤波依赖性分析 | 第36-38页 |
| 3.5.2 去方块滤波并行算法设计 | 第38页 |
| 3.6 本章小结 | 第38-39页 |
| 第四章 基于多核处理器HEVC多层次并行解码算法的实现 | 第39-49页 |
| 4.1 概述 | 第39页 |
| 4.2 基于多核处理器的HEVC多层次并行解码算法设计 | 第39-44页 |
| 4.2.1 多核并行解码分析 | 第39-40页 |
| 4.2.2 流水线并行解码设计 | 第40-41页 |
| 4.2.3 多层次并行解码器实现 | 第41-44页 |
| 4.3 多核调度和理论并行加速比分析 | 第44-48页 |
| 4.3.1 多核调度队列 | 第44-45页 |
| 4.3.2 基于CTU行并行解码的数学模型 | 第45-48页 |
| 4.4 本章小结 | 第48-49页 |
| 第五章 基于多核处理器HEVC多层次并行解码的平台级优化 | 第49-56页 |
| 5.1 概述 | 第49页 |
| 5.2 编译器优化 | 第49-50页 |
| 5.3 存储器优化 | 第50-52页 |
| 5.4 指令集优化 | 第52-53页 |
| 5.5 Feedback优化 | 第53-54页 |
| 5.6 基于多核处理器的HEVC多层次并行解码算法的任务框图 | 第54-55页 |
| 5.7 本章小结 | 第55-56页 |
| 第六章 实验结果与分析 | 第56-67页 |
| 6.1 实验环境与并行算法评估指标 | 第56-58页 |
| 6.1.1 多核开发环境MDE | 第56-57页 |
| 6.1.2 实验测试视频序列 | 第57-58页 |
| 6.2 基于多核处理器的HEVC并行解码算法的实验结果及分析 | 第58-61页 |
| 6.2.1 帧级并行熵解码算法 | 第59-60页 |
| 6.2.2 CTU行像素并行算法 | 第60页 |
| 6.2.3 去方块并行滤波算法 | 第60-61页 |
| 6.2.4 平台级优化分析 | 第61页 |
| 6.3 基于多核处理器的HEVC多层次并行解码算法的实验结果及分析 | 第61-66页 |
| 6.3.1 HEVC多层次并行解码算法解码实验结果 | 第61-64页 |
| 6.3.2 加速比极限分析 | 第64-66页 |
| 6.4 本章小结 | 第66-67页 |
| 第七章 总结与展望 | 第67-69页 |
| 7.1 总结 | 第67-68页 |
| 7.2 展望 | 第68-69页 |
| 参考文献 | 第69-73页 |
| 附录1 攻读硕士学位期间撰写的论文 | 第73-74页 |
| 附录2 攻读硕士学位期间撰写的发明专利 | 第74-75页 |
| 致谢 | 第75页 |
