| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 工艺特征尺寸减少带来的挑战 | 第15-16页 |
| 1.2 模拟数字转换器的架构 | 第16-18页 |
| 1.3 本论文的创新之处 | 第18-19页 |
| 第二章 传统SAR ADCs技术及其面临的挑战 | 第19-30页 |
| 2.1 奈奎斯特速率ADCs的搜索算法 | 第19-23页 |
| 2.1.1 全并行(Flash)ADC | 第19-20页 |
| 2.1.2 二进制逐次逼近算法 | 第20-21页 |
| 2.1.3 流水算法 | 第21-23页 |
| 2.2 SAR架构 | 第23-26页 |
| 2.3 SAR ADCs中的静态误差 | 第26-28页 |
| 2.3.1 电容不匹配 | 第27-28页 |
| 2.3.2 失调误差 | 第28页 |
| 2.4 SAR ADCs中的动态误差 | 第28-29页 |
| 2.5 总结 | 第29-30页 |
| 第三章 Pipeline ADC的设计与研究 | 第30-43页 |
| 3.1 Pipeline ADC数字校正算法 | 第30-33页 |
| 3.2 MDAC及其非理想因素 | 第33-35页 |
| 3.2.1 记忆效应 | 第34页 |
| 3.2.2 级间串扰 | 第34-35页 |
| 3.2.3 运放共享开关的电荷注入和时钟馈通 | 第35页 |
| 3.3 双输入开关内置运放共享MDAC | 第35-37页 |
| 3.3.1 双输入开关内置运放共享MDAC架构 | 第35-36页 |
| 3.3.2 运放偏置电路 | 第36-37页 |
| 3.3.3 共模反馈电路 | 第37页 |
| 3.4 电路整体架构 | 第37-38页 |
| 3.5 电路仿真结果 | 第38-39页 |
| 3.6 电路版图 | 第39-40页 |
| 3.7 电路的测试结果 | 第40-42页 |
| 3.7.1 电路测试环境 | 第40-41页 |
| 3.7.2 Pipeline ADC测试结果 | 第41-42页 |
| 3.8 总结 | 第42-43页 |
| 第四章 SAR ADC的设计与研究 | 第43-57页 |
| 4.1 改进型MCS算法 | 第43-49页 |
| 4.1.1 改进型MCS算法的工作原理 | 第46页 |
| 4.1.2 改进型MCS算法的开关切换功耗 | 第46-49页 |
| 4.2 10-bit SAR ADC设计与实现 | 第49-56页 |
| 4.2.1 10-bit SAR ADC的整体架构 | 第49-54页 |
| 4.2.2 DAC阵列的单位电容 | 第54-55页 |
| 4.2.3 SAR ADC开关功耗 | 第55-56页 |
| 4.3 总结 | 第56-57页 |
| 第五章 SAR ADC的实现与仿真 | 第57-73页 |
| 5.1 采样保持电路设计 | 第57-62页 |
| 5.1.1 NMOS开关 | 第57-58页 |
| 5.1.2 CMOS开关 | 第58-59页 |
| 5.1.3 栅压自举开关 | 第59-61页 |
| 5.1.4 采样保持电路仿真 | 第61-62页 |
| 5.2 SAR ADC数字校正算法 | 第62-66页 |
| 5.3 动态锁存比较器 | 第66页 |
| 5.4 SAR ADC控制逻辑 | 第66-68页 |
| 5.4.1 SAR ADC控制逻辑 | 第67页 |
| 5.4.2 SAR ADC仿真 | 第67-68页 |
| 5.5 SAR ADC的输出电路 | 第68-69页 |
| 5.6 SAR ADC的整体仿真结果 | 第69-72页 |
| 5.7 总结 | 第72-73页 |
| 第六章 工作总结与未来工作展望 | 第73-75页 |
| 6.1 工作总结 | 第73-74页 |
| 6.2 未来工作展望 | 第74-75页 |
| 参考文献 | 第75-79页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第79页 |