基于实时操作系统的高速数据传输技术研究
| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 1 绪论 | 第10-14页 |
| 1.1 研究背景 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 课题研究内容和文章组织结构 | 第12-14页 |
| 1.3.1 论文主要工作 | 第12-13页 |
| 1.3.2 文章组织结构 | 第13-14页 |
| 2 相关技术概述 | 第14-21页 |
| 2.1 PCIe协议 | 第14-17页 |
| 2.1.1 PCIe协议简介 | 第14-15页 |
| 2.1.2 PCIe协议特点 | 第15-16页 |
| 2.1.3 PCIe总线层次结构 | 第16-17页 |
| 2.2 VxWorks | 第17-20页 |
| 2.2.1 VxWorks简介 | 第17-18页 |
| 2.2.2 VxWorks特点 | 第18-19页 |
| 2.2.3 VxWorks结构 | 第19-20页 |
| 2.3 本章小结 | 第20-21页 |
| 3 高速数据传输系统总体设计方案 | 第21-29页 |
| 3.1 系统主要功能指标 | 第21页 |
| 3.2 系统硬件整体结构设计 | 第21-25页 |
| 3.2.1 VPX背板 | 第22页 |
| 3.2.2 嵌入式PC板卡 | 第22-24页 |
| 3.2.3 高速数据传输板卡 | 第24-25页 |
| 3.3 系统软件整体结构设计 | 第25-26页 |
| 3.4 系统主要数据通路设计 | 第26-28页 |
| 3.5 本章小结 | 第28-29页 |
| 4 高速数据传输系统软件设计 | 第29-51页 |
| 4.1 需求分析 | 第29-31页 |
| 4.2 高速数据传输系统软件架构 | 第31-32页 |
| 4.3 PCIe EP端驱动程序设计 | 第32-45页 |
| 4.3.1 PCIe EP端驱动程序总体结构 | 第33-34页 |
| 4.3.2 寄存器接口设计 | 第34-36页 |
| 4.3.3 初始化模块设计 | 第36-39页 |
| 4.3.4 DMA传输引擎设计 | 第39-45页 |
| 4.4 传输应用程序设计 | 第45-50页 |
| 4.4.1 传输应用程序总体设计 | 第46-47页 |
| 4.4.2 数据传输模块 | 第47-49页 |
| 4.4.3 FPGA配置模块 | 第49-50页 |
| 4.5 本章小结 | 第50-51页 |
| 5 高速数据传输系统软件实现 | 第51-73页 |
| 5.1 PCIe EP端驱动程序实现 | 第51-68页 |
| 5.1.1 相关概念介绍 | 第51-52页 |
| 5.1.2 初始化模块 | 第52-59页 |
| 5.1.3 DMA传输引擎 | 第59-65页 |
| 5.1.4 状态响应引擎 | 第65-67页 |
| 5.1.5 应用交互模块 | 第67-68页 |
| 5.2 传输应用程序实现 | 第68-72页 |
| 5.2.1 数据传输模块 | 第68-71页 |
| 5.2.2 FPGA配置模块 | 第71-72页 |
| 5.3 本章小结 | 第72-73页 |
| 6 系统测试与结果分析 | 第73-82页 |
| 6.1 测试方案 | 第73-74页 |
| 6.1.1 方案概述 | 第73页 |
| 6.1.2 测试设备 | 第73-74页 |
| 6.2 EP端驱动功能测试 | 第74-76页 |
| 6.2.1 驱动加载验证 | 第74-75页 |
| 6.2.2 初始化及状态响应验证 | 第75-76页 |
| 6.3 传输应用程序功能验证 | 第76-78页 |
| 6.3.1 上行数据传输测试 | 第76-78页 |
| 6.3.2 下行数据传输测试 | 第78页 |
| 6.4 其他关键指标测试 | 第78-81页 |
| 6.4.1 中断响应时间测试 | 第78-79页 |
| 6.4.2 任务切换时间测试 | 第79-81页 |
| 6.5 本章小结 | 第81-82页 |
| 7 总结与展望 | 第82-85页 |
| 7.1 总结 | 第82页 |
| 7.2 展望 | 第82-85页 |
| 参考文献 | 第85-87页 |
| 作者简历 | 第87页 |
