基带模块数字中频信号调制解调设计研究
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 研究背景 | 第10页 |
| 1.2 国内外研究现状 | 第10-13页 |
| 1.3 本文的主要工作 | 第13-14页 |
| 1.4 论文的章节安排 | 第14-15页 |
| 第二章 基带模块数字中频调制解调总体设计 | 第15-38页 |
| 2.1 基带模块系统概述 | 第15页 |
| 2.2 基带模块系统分析 | 第15-17页 |
| 2.3 系统关键模块方案设计 | 第17-22页 |
| 2.3.1 数字调制方法的选择 | 第17-18页 |
| 2.3.2 基带信号的产生 | 第18-20页 |
| 2.3.3 载波生成模块分析 | 第20-22页 |
| 2.4 数字调制及解调原理设计分析 | 第22-34页 |
| 2.4.1 ASK调制解调原理设计分析 | 第23-25页 |
| 2.4.2 FSK调制解调原理设计分析 | 第25-27页 |
| 2.4.3 PSK调制解调原理设计分析 | 第27-29页 |
| 2.4.4 GMSK调制解调原理设计分析 | 第29-31页 |
| 2.4.5 QPSK调制解调原理设计分析 | 第31-34页 |
| 2.5 滤波器设计分析 | 第34-37页 |
| 2.5.1 FIR滤波器设计分析 | 第34-36页 |
| 2.5.2 IIR滤波器设计分析 | 第36-37页 |
| 2.6 本章小结 | 第37-38页 |
| 第三章 基带模块硬件电路设计 | 第38-46页 |
| 3.1 FPGA模块设计 | 第38-39页 |
| 3.1.1 FPGA选型 | 第38页 |
| 3.1.2 FPGA配置电路设计 | 第38-39页 |
| 3.1.3 FPGA BANK设计 | 第39页 |
| 3.2 电源模块电路设计 | 第39-42页 |
| 3.3 RS422接口电路设计 | 第42-44页 |
| 3.4 高速串-并转换电路设计 | 第44-45页 |
| 3.5 本章小结 | 第45-46页 |
| 第四章 数字中频信号调制解调逻辑功能设计实现 | 第46-69页 |
| 4.1 QUARTUS II设计流程 | 第46-47页 |
| 4.2 总体逻辑方案设计 | 第47-48页 |
| 4.3 调制模式逻辑设计 | 第48-49页 |
| 4.4 基带信号模块逻辑设计 | 第49-50页 |
| 4.5 载波FPGA设计 | 第50-52页 |
| 4.6 调制解调中滤波器设计实现 | 第52-55页 |
| 4.6.1 FIR滤波器设计实现 | 第52-54页 |
| 4.6.2 IIR滤波器设计实现 | 第54-55页 |
| 4.7 调制器的FPGA逻辑设计实现 | 第55-61页 |
| 4.7.1 ASK调制FPGA设计实现 | 第55-56页 |
| 4.7.2 PSK调制FPGA设计实现 | 第56-57页 |
| 4.7.3 FSK调制FPGA设计实现 | 第57-59页 |
| 4.7.4 GMSK调制FPGA设计实现 | 第59-60页 |
| 4.7.5 QPSK调制FPGA设计实现 | 第60-61页 |
| 4.8 解调器的FPGA设计 | 第61-68页 |
| 4.8.1 ASK解调FPGA设计实现 | 第61-63页 |
| 4.8.2 PSK解调FPGA设计实现 | 第63-64页 |
| 4.8.3 FSK解调FPGA设计实现 | 第64-65页 |
| 4.8.4 GMSK解调FPGA设计实现 | 第65-66页 |
| 4.8.5 QPSK解调FPGA设计实现 | 第66-68页 |
| 4.9 本章小结 | 第68-69页 |
| 第五章 基带模块系统验证 | 第69-78页 |
| 5.1 测试环境 | 第69-70页 |
| 5.2 系统验证 | 第70-77页 |
| 5.2.1 逻辑功能验证 | 第70-76页 |
| 5.2.2 误码率验证 | 第76-77页 |
| 5.3 本章小结 | 第77-78页 |
| 第六章 总结与展望 | 第78-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-82页 |
| 攻硕期间取得的研究成果 | 第82-83页 |
