基于FPGA的圆阵雷达中频目标模拟器
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-10页 |
| 1.1 研究背景及意义 | 第7页 |
| 1.2 研究现状和发展 | 第7-8页 |
| 1.3 论文研究内容及结构 | 第8-10页 |
| 2 圆阵雷达中频目标模拟器方案设计及仿真 | 第10-29页 |
| 2.1 引言 | 第10页 |
| 2.2 圆阵雷达中频目标模拟器方案设计 | 第10-14页 |
| 2.2.1 目标模拟器任务需求及工作模式方案设计 | 第10-12页 |
| 2.2.2 目标模拟器多板卡协作方案设计 | 第12-13页 |
| 2.2.3 目标模拟器工作流程 | 第13-14页 |
| 2.3 圆阵雷达中频目标模拟器原理仿真 | 第14-27页 |
| 2.3.1 雷达目标中频回波模拟 | 第14-17页 |
| 2.3.2 信号处理仿真验证及分析 | 第17-27页 |
| 2.4 本章小结 | 第27-29页 |
| 3 圆阵雷达中频目标模拟器硬件设计 | 第29-36页 |
| 3.1 引言 | 第29页 |
| 3.2 硬件方案设计 | 第29-35页 |
| 3.2.1 整体硬件方案设计 | 第29-32页 |
| 3.2.2 时钟方案设计 | 第32-33页 |
| 3.2.3 接口方案设计 | 第33-34页 |
| 3.2.4 同步模块设计 | 第34-35页 |
| 3.3 本章小结 | 第35-36页 |
| 4 圆阵雷达中频目标回波的FPGA实现 | 第36-48页 |
| 4.1 引言 | 第36页 |
| 4.2 PowerPc嵌入式内核C代码设计 | 第36-39页 |
| 4.2.1 C代码结构设计 | 第36-37页 |
| 4.2.2 目标参数处理及传递 | 第37-39页 |
| 4.3 Verilog代码设计 | 第39-46页 |
| 4.3.1 Verilog代码结构设计 | 第39-41页 |
| 4.3.2 基于DDS的目标回波产生 | 第41-44页 |
| 4.3.3 白噪声产生及信噪比控制 | 第44-46页 |
| 4.4 输出通道相位一致性校正 | 第46-47页 |
| 4.5 本章小结 | 第47-48页 |
| 5 系统调试分析与结果验证 | 第48-63页 |
| 5.1 引言 | 第48页 |
| 5.2 硬件电路调试分析 | 第48-54页 |
| 5.2.1 时钟模块调试 | 第48-49页 |
| 5.2.2 网口模块调试 | 第49-52页 |
| 5.2.3 DAC模块调试 | 第52-54页 |
| 5.3 测试模式调试分析 | 第54-55页 |
| 5.4 地面侦察模式调试分析 | 第55-62页 |
| 5.4.1 输出通道相位一致性验证 | 第55页 |
| 5.4.2 目标回波参数控制验证 | 第55-61页 |
| 5.4.3 雷达信号处理验证 | 第61-62页 |
| 5.5 本章小结 | 第62-63页 |
| 6 总结与展望 | 第63-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 附录 | 第69页 |
