| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1 绪论 | 第9-16页 |
| ·课题研究背景及意义 | 第9-10页 |
| ·视频存储技术概述 | 第10-12页 |
| ·视频存储技术的发展历程 | 第10-12页 |
| ·视频存储技术在实际应用中遇到的问题 | 第12页 |
| ·SDRAM 系列存储器的发展动态 | 第12-14页 |
| ·基于 DDR3-SDRAM 的高速视频存储技术的提出 | 第14-15页 |
| ·课题研究的来源及目的 | 第15页 |
| ·本文的主要工作 | 第15-16页 |
| 2 高速视频存储系统的技术原理 | 第16-26页 |
| ·系统工作原理 | 第16-17页 |
| ·DDR3-SDRAM 存储技术概述 | 第17-22页 |
| ·DDR3-SDRAM 关键技术分析 | 第17-21页 |
| ·多片 DDR3-SDRAM 并行存储的原理 | 第21-22页 |
| ·Camera Link 技术概述 | 第22-24页 |
| ·Camera Link 标准 | 第22页 |
| ·Camera Link 模式选择 | 第22-24页 |
| ·高性能的 Virtex7 系列 FPGA | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 3 高速视频存储系统的硬件设计 | 第26-38页 |
| ·复合电源模块设计 | 第27-31页 |
| ·电源分配方案 | 第27-28页 |
| ·数字化电源设计 | 第28-30页 |
| ·电源下载器的选择 | 第30-31页 |
| ·Camera link 模块 | 第31-36页 |
| ·Camera link 相机接口 | 第32页 |
| ·Camera link 接口信号 | 第32-34页 |
| ·Camera link 接口电路 | 第34-36页 |
| ·DDR3-SDRAM 与 FPGA 模块 | 第36-37页 |
| ·FMC 连接器 | 第37页 |
| ·本章小结 | 第37-38页 |
| 4 高速视频存储系统的软件设计 | 第38-58页 |
| ·Verilog HDL 的设计流程 | 第38-40页 |
| ·Camera Link 模块设计 | 第40-46页 |
| ·相机时序介绍 | 第40-42页 |
| ·视频数据的接收 | 第42-44页 |
| ·视频数据的 FIFO 缓存 | 第44-46页 |
| ·DDR3-SDRAM 控制器设计 | 第46-55页 |
| ·DDR3-SDRAM 控制器的设计方案 | 第46页 |
| ·DDR3-SDRAM IP 核的设置 | 第46-49页 |
| ·DDR3-SDRAM 控制器用户接口的时序分析 | 第49-53页 |
| ·DDR3-SDRAM 控制器的工作流程 | 第53-55页 |
| ·千兆以太网接收数据的 FIFO 设计 | 第55-57页 |
| ·本章小结 | 第57-58页 |
| 5 高速视频存储系统的实验验证 | 第58-65页 |
| ·DDR3-SDRAM 带宽利用率测试 | 第58-61页 |
| ·单 BANK 内行切换测试 | 第59-60页 |
| ·多 BANK 同行切换测试 | 第60-61页 |
| ·Camera Link 视频数据接收模块的硬件测试 | 第61-63页 |
| ·一帧数据开始接收的测试 | 第61-62页 |
| ·一行数据接收完成的测试 | 第62-63页 |
| ·视频图像的实际显示测试 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 6 总结与展望 | 第65-67页 |
| ·论文工作和结论 | 第65-66页 |
| ·未来工作和展望 | 第66-67页 |
| 附录 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 | 第71-72页 |
| 致谢 | 第72-73页 |