| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-17页 |
| ·引言 | 第7页 |
| ·中继协作与网络编码 | 第7-12页 |
| ·中继协作与网络编码技术 | 第7-9页 |
| ·网络编码技术 | 第9-10页 |
| ·基于网络编码的中继传输技术 | 第10-12页 |
| ·网络编码与信道编码的联合设计 | 第12-13页 |
| ·以太网技术的发展及研究现状 | 第13-16页 |
| ·以太网技术的发展 | 第13-15页 |
| ·以太网技术的研究现状 | 第15-16页 |
| ·本文内容与安排 | 第16-17页 |
| 第二章 网络编码中继协作系统仿真平台 | 第17-31页 |
| ·双层 LDPC 码 | 第17-20页 |
| ·LDPC 码简介 | 第17-18页 |
| ·双层 LDPC 码 | 第18-20页 |
| ·网络 LDPC 码 | 第20-24页 |
| ·基于网络 LDPC 码的中继传输策略 | 第20-22页 |
| ·网络 LDPC 码的译码 | 第22-24页 |
| ·基于网络 LDPC 码的中继协作系统硬件仿真平台 | 第24-29页 |
| ·硬件仿真平台的结构与原理 | 第24-25页 |
| ·仿真平台中节点间的以太网接口 | 第25-29页 |
| ·本章小结 | 第29-31页 |
| 第三章 网络 LDPC 码译码器的 FPGA 设计与实现 | 第31-41页 |
| ·译码器整体结构设计 | 第31-33页 |
| ·网络 LDPC 码译码器的总体结构 | 第31-32页 |
| ·网络 LDPC 译码器控制模块 | 第32-33页 |
| ·译码器分块单元设计 | 第33-39页 |
| ·接收信道消息缓冲模块 | 第33-34页 |
| ·变量节点消息计算与更新模块 | 第34-36页 |
| ·上层校验节点消息计算与更新模块 | 第36-37页 |
| ·下层校验节点消息计算与更新模块 | 第37-38页 |
| ·译码结果存储与输出模块 | 第38-39页 |
| ·验证结果与性能分析 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第四章 以太网接口的 FPGA 设计与实现 | 第41-55页 |
| ·XILINX以太网 MAC IP 核简介 | 第41-43页 |
| ·以太网接口整体结构设计 | 第43-45页 |
| ·以太网接口顶层输入输出信号描述 | 第43-44页 |
| ·以太网接口整体结构设计 | 第44-45页 |
| ·以太网接口分块单元设计 | 第45-51页 |
| ·时钟管理模块 | 第45-46页 |
| ·MAC 配置状态机模块 | 第46-47页 |
| ·帧封装与解封装模块 | 第47-48页 |
| ·发送与接收 FIFO 模块 | 第48-50页 |
| ·RGMII 接口模块 | 第50-51页 |
| ·验证结果 | 第51-53页 |
| ·本章小结 | 第53-55页 |
| 第五章 结束语 | 第55-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-63页 |
| 硕士期间研究成果 | 第63-64页 |