| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景及意义 | 第7-8页 |
| ·研究现状及发展趋势 | 第8-9页 |
| ·论文的内容及安排 | 第9-11页 |
| 第二章 雷达信号处理系统架构及基本理论 | 第11-25页 |
| ·多功能雷达信号处理器的系统架构 | 第11-13页 |
| ·多功能性设计 | 第11-12页 |
| ·FPGA实现流程 | 第12-13页 |
| ·雷达信号处理基本算法原理 | 第13-17页 |
| ·脉冲压缩原理 | 第13-14页 |
| ·动目标检测原理 | 第14-16页 |
| ·恒虚警检测原理 | 第16-17页 |
| ·雷达信号处理系统的数据存储研究 | 第17-23页 |
| ·存储器的分类与选择 | 第17-19页 |
| ·DDR2结构及工作原理 | 第19-23页 |
| ·本章小节 | 第23-25页 |
| 第三章 多功能雷达信号处理器的设计及FPGA实现 | 第25-49页 |
| ·基于FPGA的DDR2-SDRAM存储器接口设计 | 第25-35页 |
| ·功能简述及模块划分 | 第25-26页 |
| ·DDR2-SDRAM控制器模块 | 第26-28页 |
| ·数据接口模块 | 第28-29页 |
| ·地址产生模块 | 第29-31页 |
| ·FIFO状态控制单元模块 | 第31-33页 |
| ·验证与分析 | 第33-35页 |
| ·脉冲压缩 | 第35-39页 |
| ·脉冲压缩实现方法选择 | 第35页 |
| ·脉冲压缩算法的FPGA实现 | 第35-39页 |
| ·动目标检测 | 第39-43页 |
| ·基于DDR2-SDRAM的转置存储器设计 | 第39-41页 |
| ·动目标检测算法的FPGA实现 | 第41-43页 |
| ·恒虚警检测 | 第43-48页 |
| ·几种典型的CFAR检测器 | 第43-45页 |
| ·二维CFAR检测器的FPGA实现 | 第45-48页 |
| ·本章小结 | 第48-49页 |
| 第四章 系统优化方案及性能分析 | 第49-61页 |
| ·系统优化设计 | 第49-51页 |
| ·跨时钟域信号的同步 | 第49-50页 |
| ·数据动态控制 | 第50-51页 |
| ·时序优化方案 | 第51-56页 |
| ·布局较差及解决方案 | 第52-53页 |
| ·逻辑级数过多及解决方案 | 第53-54页 |
| ·Xilinx的最优时序解决方案 | 第54-56页 |
| ·系统性能分析 | 第56-60页 |
| ·本章小结 | 第60-61页 |
| 第五章 总结与展望 | 第61-63页 |
| ·总结 | 第61页 |
| ·不足和展望 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-67页 |
| 硕士期间研究成果 | 第67页 |