| 摘要 | 第1-7页 |
| ABSTRACT | 第7-13页 |
| 第一章 绪论 | 第13-22页 |
| ·音频解码的主要方式 | 第13-16页 |
| ·ASIC 解码 | 第13-14页 |
| ·软件解码 | 第14页 |
| ·RISC（DSP）+ASIC 解码 | 第14-15页 |
| ·改进的RISC 解码 | 第15页 |
| ·音频DSP 核解码 | 第15-16页 |
| ·改进的离散余弦反变换（IMDCT）快速算法 | 第16-20页 |
| ·基于FFT/IFFT 的IMDCT 快速算法 | 第16-17页 |
| ·基于DCT/DST 的IMDCT 快速算法 | 第17-18页 |
| ·IMDCT 的直接分解算法 | 第18-19页 |
| ·IMDCT 的迭代算法 | 第19-20页 |
| ·本文的主要内容 | 第20-22页 |
| 第二章 音频DSP 核设计 | 第22-45页 |
| ·DSP 处理器结构研究 | 第22-25页 |
| ·基本DSP 处理器结构 | 第22-23页 |
| ·超长指令字（VLIW）DSP 结构 | 第23页 |
| ·超标量DSP 结构 | 第23-24页 |
| ·可重构DSP 结构 | 第24页 |
| ·多核DSP 结构 | 第24页 |
| ·专用DSP 处理器结构 | 第24-25页 |
| ·音频DSP 核的设计方法学 | 第25-27页 |
| ·软硬件开发环境 | 第25-26页 |
| ·设计流程 | 第26-27页 |
| ·音频DSP 核的指令集 | 第27-31页 |
| ·音频DSP 核的结构 | 第31-33页 |
| ·音频DSP 核的关键模块设计 | 第33-44页 |
| ·硬件循环模块的设计 | 第33-37页 |
| ·硬件循环的设计 | 第33-36页 |
| ·硬件循环的FPGA 验证 | 第36-37页 |
| ·乘法器与乘累加模块的设计 | 第37-40页 |
| ·乘法器的设计 | 第37-40页 |
| ·乘累加模块的设计 | 第40页 |
| ·码流分解模块的设计 | 第40-42页 |
| ·取较大值/较小值模块的设计 | 第42-43页 |
| ·桶状移位器的设计 | 第43-44页 |
| ·IMDCT 硬件加速器模块 | 第44页 |
| ·本章小结 | 第44-45页 |
| 第三章 IMDCT 迭代算法及其硬件加速器结构研究 | 第45-90页 |
| ·一种新的基于DCT-IV/DST-IV 分解的IMDCT 快速算法及实现结构 | 第46-53页 |
| ·基于DCT-IV/DST-IV 分解的IMDCT 快速算法 | 第46-52页 |
| ·N 点IMDCT 分解为一对N/4 点DCT-IV/DST-IV | 第46-48页 |
| ·一对 N/4 点 DCT-IV/DST-IV 分解为两对 N/8 点 DCT-IV/DST-IV | 第48-52页 |
| ·IMDCT 快速算法的迭代实现结构 | 第52-53页 |
| ·小结 | 第53页 |
| ·一种精简的IMDCT 硬件加速器实现结构 | 第53-57页 |
| ·一种混合IMDCT 快速算法及其硬件加速器结构 | 第57-68页 |
| ·混合IMDCT 快速算法 | 第58-65页 |
| ·DCT-IV/DST-IV 分解算法 | 第58-59页 |
| ·化DCT-IV 的计算为IDCT-II 的计算 | 第59-63页 |
| ·适合资源共享、复用的计算形式 | 第63-65页 |
| ·硬件加速器结构 | 第65-68页 |
| ·小结 | 第68页 |
| ·一种IMDCT 的多重分解算法及其硬件加速器设计 | 第68-90页 |
| ·IMDCT 的多重分解算法 | 第68-83页 |
| ·N 点IMDCT 分解为1 对N/4 点变换 | 第68-70页 |
| ·1 对N/4 点变换分解为2 对N/8 点变换 | 第70-74页 |
| ·2 对N/8 点变换分解为4 对N/16 点变换 | 第74-77页 |
| ·4 对N/16 点变换变为4 对N/16 点DCT-IV/DST-IV | 第77-83页 |
| ·硬件加速器结构 | 第83-86页 |
| ·4 对 N/16 点 DCT-IV/DST-IV 变为 4 对 N/16 点 DCT-IV/DCT-IV | 第84-85页 |
| ·新的硬件加速器结构 | 第85-86页 |
| ·IMDCT 多重分解算法计算复杂度分析 | 第86-88页 |
| ·IMDCT 多重分解算法误差分析 | 第88页 |
| ·小结 | 第88-90页 |
| 第四章 基于音频DSP 核的AC-3 解码设计与验证 | 第90-116页 |
| ·AC-3 算法简介 | 第90-91页 |
| ·音频解码系统架构 | 第91-95页 |
| ·输入缓冲 | 第92-93页 |
| ·输出缓冲 | 第93-94页 |
| ·PCI 接口 | 第94-95页 |
| ·音频DAC | 第95页 |
| ·AC-3 解码设计与优化 | 第95-104页 |
| ·解码策略 | 第95-96页 |
| ·关键设计与优化 | 第96-104页 |
| ·AC-3 解码验证 | 第104-108页 |
| ·AC-3 解码的验证方法 | 第104-106页 |
| ·AC-3 解码的仿真与实验验证 | 第106-108页 |
| ·面向AC-3 解码的音频DSP 核性价比与信噪比评估 | 第108-116页 |
| ·面向AC-3 解码的音频DSP 核性价比评估 | 第108-110页 |
| ·信噪比评估 | 第110-116页 |
| 第五章 结论和展望 | 第116-119页 |
| ·结论 | 第116-117页 |
| ·后续工作 | 第117-119页 |
| 致谢 | 第119-120页 |
| 参考文献 | 第120-131页 |
| 攻博期间取得的研究成果 | 第131-133页 |
