基于FPGA的雷达中频测试信号源的设计与实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 1 绪论 | 第8-12页 |
| ·选题背景及研究意义 | 第8页 |
| ·该领域国内外的研究动态及发展趋势 | 第8-11页 |
| ·本课题的研究目标 | 第11页 |
| ·论文内容安排 | 第11-12页 |
| 2 DDS 雷达中频测试信号源分析 | 第12-29页 |
| ·DDS 原理 | 第12-15页 |
| ·DDS 的构成 | 第15-17页 |
| ·DDS 系统输出的频谱分析 | 第17-23页 |
| ·理想 DDS 系统的频谱分析 | 第17-19页 |
| ·非理想 DDS 系统的频谱分析 | 第19-23页 |
| ·DDS 杂散的抑制 | 第23-28页 |
| ·杂散抑制方法 | 第23-26页 |
| ·抑制杂散的仿真分析 | 第26-28页 |
| 本章小结 | 第28-29页 |
| 3 DDS 雷达中频测试信号源的硬件设计 | 第29-43页 |
| ·系统整体方案 | 第29页 |
| ·系统整体结构 | 第29-30页 |
| ·各模块设计 | 第30-42页 |
| ·FPGA 模块 | 第30-33页 |
| ·通信模块 | 第33-34页 |
| ·D/A 转换模块 | 第34-37页 |
| ·滤波器模块 | 第37-39页 |
| ·放大衰减模块 | 第39-42页 |
| 本章小结 | 第42-43页 |
| 4 FPGA 逻辑功能设计 | 第43-57页 |
| ·FPGA 及其开发语言和环境 | 第43-46页 |
| ·FPGA 介绍 | 第43-44页 |
| ·FPGA 的开发流程 | 第44-45页 |
| ·FPGA 的开发语言和环境 | 第45-46页 |
| ·NIOSⅡ软核处理器系统的设计 | 第46-50页 |
| ·NiosⅡ处理器系统 | 第47-49页 |
| ·NiosⅡ软核处理器的建立 | 第49-50页 |
| ·波形生成 | 第50-54页 |
| ·相位累加器的设计 | 第50-53页 |
| ·正弦查询表的设计 | 第53-54页 |
| ·波形调制 | 第54-56页 |
| ·线性调频 | 第54-55页 |
| ·非线性调频 | 第55页 |
| ·相位编码 | 第55-56页 |
| 本章小结 | 第56-57页 |
| 5 系统功能测试 | 第57-60页 |
| 6 总结与展望 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 附录 | 第65页 |
