| 第一章 绪论 | 第1-13页 |
| 1．1 跳频通信系统概述与发展前景 | 第7-9页 |
| 1．2 超短波快速跳频电台基本原理 | 第9-11页 |
| 1．3 跳频电台中的密钥管理与跳频码产生 | 第11-12页 |
| 1．4 主要研究内容及章节安排 | 第12-13页 |
| 第二章 密钥枪的软硬件实现 | 第13-21页 |
| 2．1 密钥枪的传输格式 | 第13-15页 |
| 2．1．1 跳频加密文件的传输格式 | 第13-14页 |
| 2．1．2 话音加密文件的传输格式 | 第14页 |
| 2．1．3 数据帧的传输格式 | 第14-15页 |
| 2．2 密钥枪的通信协议 | 第15-16页 |
| 2．2．1 计算机向密钥枪发送数据帧的通信协议 | 第15页 |
| 2．2．2 密钥枪向跳频电台发送数据帧的通信协议 | 第15-16页 |
| 2．3 密钥枪的硬件构成与实现 | 第16-19页 |
| 2．3．1 密钥枪的硬件构成 | 第16-18页 |
| 2．3．2 密钥枪的硬件实现思想 | 第18-19页 |
| 2．4 密钥枪的软件流程 | 第19-21页 |
| 2．4．1 CRC校验原理及流程 | 第19-20页 |
| 2．4．2 密钥枪的软件流程 | 第20-21页 |
| 第三章 跳频码序列产生方案研究与性能分析 | 第21-39页 |
| 3．1 跳频编码理论概述 | 第21-22页 |
| 3．2 跳频码序列产生的一般方法 | 第22-24页 |
| 3．2．1 跳频码序列产生的一般方法概述 | 第22-23页 |
| 3．2．2 跳频码序列产生一般方法的局限性 | 第23-24页 |
| 3．3 基于M序列的快速跳频码序列产生方案 | 第24-28页 |
| 3．3．1 m序列与M序列概述 | 第24-25页 |
| 3．3．2 基于M序列的快速跳频码序列产生方案 | 第25-27页 |
| 3．3．3 跳频码序列产生方案的性能分析及实例 | 第27-28页 |
| 3．4 基于迭代型分组密码的跳频码序列产生方案 | 第28-33页 |
| 3．4．1 分组密码概述 | 第29-30页 |
| 3．4．2 基于迭代型分组密码的跳频码序列产生方法 | 第30-31页 |
| 3．4．3 基于3DES型分组密码的跳频码序列产生方法 | 第31-33页 |
| 3．5 利用分组密码构造跳频码序列的性能分析 | 第33-39页 |
| 3．5．1 安全性 | 第33页 |
| 3．5．2 随机性 | 第33-34页 |
| 3．5．3 均匀性 | 第34-35页 |
| 3．5．4 频率撞击特性 | 第35-36页 |
| 3．5．5 周期性 | 第36-37页 |
| 3．5．6 组网特性 | 第37-39页 |
| 第四章 跳频加密芯片的设计实现 | 第39-50页 |
| 4．1 用VHDL语言进行硬件电路设计的特点 | 第39-42页 |
| 4．1．1 VHDL语言概述 | 第39-40页 |
| 4．1．2 VHDL语言的特点 | 第40-41页 |
| 4．1．3 利用VHDL语言进行硬件设计的步骤 | 第41-42页 |
| 4．2 跳频加密芯片的设计过程 | 第42-46页 |
| 4．2．1 跳频加密芯片的整体硬件结构与设计 | 第42-43页 |
| 4．2．2 跳频加密芯片各个功能模块的结构与设计 | 第43-46页 |
| 4．3 跳频加密芯片的实现及其特点 | 第46-50页 |
| 4．3．1 跳频加密芯片的封装及尺寸 | 第46页 |
| 4．3．2 跳频加密芯片的技术参数 | 第46-47页 |
| 4．3．3 跳频加密芯片的管脚分配 | 第47页 |
| 4．3．4 跳频加密芯片的接口时序 | 第47-48页 |
| 4．3．5 跳频加密芯片的特点 | 第48-50页 |
| 结 束 语 | 第50-51页 |
| 致 谢 | 第51-52页 |
| 参考文献 | 第52-53页 |