EPON密码系统的设计与硬件实现
摘要 | 第1-5页 |
ABSTRACT | 第5-15页 |
第一章 绪论 | 第15-24页 |
·引言 | 第15页 |
·EPON 的原理 | 第15-18页 |
·1G EPON 的物理层技术 | 第18-19页 |
·10G EPON 物理层技术 | 第19-20页 |
·EPON 的安全问题的分析 | 第20-21页 |
·EPON 的安全隐患 | 第20-21页 |
·EPON 的安全技术 | 第21页 |
·密码技术基础 | 第21-22页 |
·本文的研究意义 | 第22页 |
·本文的内容安排 | 第22-24页 |
第二章 1G EPON密码系统的设计 | 第24-43页 |
·总体设计 | 第24页 |
·光接口模块设计 | 第24-26页 |
·ONU 光接口模块设计 | 第25页 |
·OLT 光接口模块设计 | 第25-26页 |
·串并转换模块设计 | 第26-27页 |
·帧数据处理模块设计 | 第27-39页 |
·FPGA 芯片介绍 | 第27-28页 |
·FPGA 总体设计 | 第28-29页 |
·帧解析模块设计 | 第29-31页 |
·8B/10B 解码模块设计 | 第31-33页 |
·8B/10B 编码模块设计 | 第33-35页 |
·开销净荷缓存模块设计 | 第35-36页 |
·帧封装模块设计 | 第36-37页 |
·各模块之间的接口时序设计 | 第37-39页 |
·控制与接口模块设计 | 第39-42页 |
·控制器选型 | 第40页 |
·存储器选型 | 第40页 |
·USB 接口设计 | 第40-41页 |
·RS-232 接口设计 | 第41页 |
·以太网接口设计 | 第41-42页 |
·本章小结 | 第42-43页 |
第三章 1G EPON密码系统的硬件实现 | 第43-50页 |
·Cadence 软件介绍 | 第43-44页 |
·原理图设计 | 第44-45页 |
·PCB 设计 | 第45-48页 |
·布局设计 | 第45-46页 |
·叠层设计 | 第46-47页 |
·布线设计 | 第47-48页 |
·本章小结 | 第48-50页 |
第四章 1G EPON密码系统的测试和分析 | 第50-83页 |
·1G EPON 密码系统测试平台介绍 | 第50-53页 |
·PMC-Sierra EPON 设备介绍 | 第51-52页 |
·SmartBits 测试仪介绍 | 第52-53页 |
·1G EPON 帧数据的在线分析 | 第53-78页 |
·SignalTap II 逻辑分析仪 | 第53页 |
·8B/10B 解码的在线分析 | 第53页 |
·8B/10B 编码的在线分析 | 第53-54页 |
·下行方向 EPON 帧的在线分析 | 第54-66页 |
·上行方向 EPON 帧的在线分析 | 第66-78页 |
·1G EPON 密码系统网络性能的测试 | 第78-82页 |
·未加入密码系统的1G EPON 网络性能的测试 | 第78-80页 |
·加入密码系统的1G EPON 网络性能的测试 | 第80-82页 |
·测试和分析的结论 | 第82页 |
·本章小结 | 第82-83页 |
第五章 10G EPON密码系统的设计方案 | 第83-91页 |
·非对称10G EPON 密码系统的设计方案 | 第83-87页 |
·总体设计 | 第83-84页 |
·10G/1G 光接口模块设计 | 第84-85页 |
·10G 接口转换模块设计 | 第85页 |
·10G/1G 数据处理模块设计 | 第85-87页 |
·对称10G EPON 密码系统的设计方案 | 第87-90页 |
·总体设计 | 第87-88页 |
·10G 光接口模块设计 | 第88-89页 |
·10G 数据处理模块设计 | 第89-90页 |
·本章小结 | 第90-91页 |
第六章 总结与展望 | 第91-93页 |
致谢 | 第93-94页 |
参考文献 | 第94-96页 |
附录 1G EPON密码系统单板的部分电路原理图 | 第96-104页 |
附-1 光收发器电路原理图 | 第96-97页 |
附-2 SERDES电路原理图 | 第97-98页 |
附-3 FPGA部分电路原理图 | 第98-99页 |
附-4 ARM 部分电路原理图 | 第99-100页 |
附-5 USB接口电路原理图 | 第100页 |
附-6 RS-232接口电路原理图 | 第100-101页 |
附-7 以太网接口电路原理图 | 第101-102页 |
附-8 DC-DC电源电路原理图 | 第102-104页 |
硕士研究生期间的学习成果 | 第104-105页 |
个人简介 | 第105-106页 |