“银河飞腾”DSP乘法部件全定制设计优化
| 摘要 | 第1-12页 |
| ABSTRACT | 第12-13页 |
| 第一章 绪论 | 第13-26页 |
| ·数字信号处理器概述 | 第13-19页 |
| ·DSP芯片的发展 | 第13-14页 |
| ·DSP芯片体系结构介绍 | 第14-16页 |
| ·乘法模块的位置与作用 | 第16-19页 |
| ·高性能微处理器设计方法综述 | 第19-24页 |
| ·一般设计方法 | 第20-23页 |
| ·设计优化的层次与途径 | 第23-24页 |
| ·课题研究的主要内容、意义及成果 | 第24-25页 |
| ·本文的组织结构 | 第25-26页 |
| 第二章 SIMD乘法器算法及关键技术分析 | 第26-41页 |
| ·YHFT-D4乘法部件概述 | 第26-27页 |
| ·乘法器设计中的几项关键技术 | 第27-33页 |
| ·部分积的产生 | 第27-28页 |
| ·Booth乘法中的符号扩展技术 | 第28-30页 |
| ·乘法器的SIMD算法技术 | 第30-33页 |
| ·加法器算法研究分析 | 第33-38页 |
| ·加法器的实现算法 | 第34-37页 |
| ·Han-Carlson点阵结构 | 第37-38页 |
| ·RTL级代码验证 | 第38-40页 |
| ·本章小结 | 第40-41页 |
| 第三章 SIMD乘法器逻辑电路设计优化 | 第41-66页 |
| ·乘法部分关键逻辑电路设计优化 | 第41-54页 |
| ·部分积产生逻辑 | 第42-43页 |
| ·乘法阵列逻辑的设计及优化 | 第43-45页 |
| ·运算部件常用XOR门的几种电路形式 | 第45-47页 |
| ·4-2模块电路与3-2模块电路 | 第47-51页 |
| ·尺寸建模优化 | 第51-54页 |
| ·加法部分关键电路的设计优化 | 第54-64页 |
| ·加法器电路的尺寸建模 | 第56-57页 |
| ·加法器结构改进及尺寸优化 | 第57-63页 |
| ·溢出判断逻辑及结果修正 | 第63-64页 |
| ·乘法器的模拟验证与性能分析 | 第64-65页 |
| ·电路功能验证 | 第64-65页 |
| ·时序性能分析 | 第65页 |
| ·本章小结 | 第65-66页 |
| 第四章 乘法器版图设计实现及其优化 | 第66-77页 |
| ·乘法器的版图布局 | 第66-69页 |
| ·乘法部分的版图布局 | 第66-68页 |
| ·加法部分的版图布局 | 第68页 |
| ·电源地与时钟的考虑 | 第68-69页 |
| ·版图设计中的一些物理效应 | 第69-71页 |
| ·闩锁效应 | 第69-70页 |
| ·天线效应 | 第70页 |
| ·串扰问题 | 第70-71页 |
| ·版图设计实现 | 第71-73页 |
| ·版图后规则检查与模拟验证 | 第73-75页 |
| ·规则检查 | 第73-74页 |
| ·模拟验证 | 第74-75页 |
| ·本章小结 | 第75-77页 |
| 第五章 乘法器流片后高频测试方案的设计与实现 | 第77-90页 |
| ·乘法器核内部测试逻辑 | 第77-83页 |
| ·内部时钟产生与输出 | 第78-80页 |
| ·流水控制逻辑 | 第80-81页 |
| ·测试基本流程 | 第81-83页 |
| ·乘法器外部测试逻辑设计 | 第83-87页 |
| ·外部测试逻辑 | 第83-85页 |
| ·FPGA测试环境 | 第85-86页 |
| ·测试板设计实现 | 第86-87页 |
| ·乘法器流片后测试 | 第87-88页 |
| ·测试方案的抽象提升 | 第88-89页 |
| ·本章小结 | 第89-90页 |
| 结束语 | 第90-92页 |
| 致谢 | 第92-93页 |
| 作者在学期间取得的学术成果 | 第93-94页 |
| 参考文献 | 第94-97页 |
| 附录A 乘法器流片前后的数据信息 | 第97-99页 |
| 附录B 版图设计的原则和技巧总结 | 第99-103页 |
