常导高速磁浮列车搭接结构的悬浮控制技术研究
| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第7-14页 |
| ·课题研究的背景及意义 | 第7-10页 |
| ·磁浮列车发展概况与课题来源 | 第7-8页 |
| ·研究问题的提出 | 第8-9页 |
| ·课题研究的意义 | 第9-10页 |
| ·课题的主要内容及研究现状 | 第10-12页 |
| ·搭接结构的解耦控制建模与分析 | 第10-11页 |
| ·搭接结构悬浮控制器平台的实现 | 第11-12页 |
| ·搭接结构悬浮控制实验验证 | 第12页 |
| ·本文内容安排 | 第12-14页 |
| 第二章 搭接结构悬浮系统建模与分析 | 第14-35页 |
| ·搭接结构悬浮控制体系概述 | 第14-15页 |
| ·搭接结构悬浮系统建模 | 第15-17页 |
| ·左侧悬浮系统模型 | 第16页 |
| ·右侧悬浮系统模型 | 第16-17页 |
| ·搭接结构悬浮系统模型的建立 | 第17页 |
| ·搭接结构悬浮系统稳定性分析 | 第17-23页 |
| ·平衡点附近线性化系统 | 第18-20页 |
| ·系统稳定性分析 | 第20-23页 |
| ·搭接结构悬浮控制器设计 | 第23-31页 |
| ·解耦线性化理论 | 第23-25页 |
| ·搭接结构悬浮系统解耦分析 | 第25-30页 |
| ·悬浮控制器设计 | 第30-31页 |
| ·仿真分析 | 第31-34页 |
| ·本章小结 | 第34-35页 |
| 第三章 搭接结构悬浮控制器平台实现 | 第35-55页 |
| ·并行CPU处理机制 | 第35-38页 |
| ·并行计算机体系结构 | 第35-36页 |
| ·互联网络的连接 | 第36-37页 |
| ·并行处理指标 | 第37-38页 |
| ·数据交换机制 | 第38页 |
| ·双DSP并行处理悬浮控制器总体设计 | 第38-41页 |
| ·控制器硬件平台设计 | 第41-48页 |
| ·中央处理板设计 | 第41-45页 |
| ·数字隔离板设计 | 第45-46页 |
| ·斩波输出保护电路设计 | 第46-47页 |
| ·悬浮控制器的电源管理 | 第47-48页 |
| ·悬浮控制软件设计 | 第48-54页 |
| ·悬浮控制程序 | 第48-49页 |
| ·数据采集滤波程序 | 第49-50页 |
| ·RS-485 通信软件设计 | 第50-54页 |
| ·本章小结 | 第54-55页 |
| 第四章 串行通信对悬浮系统的影响 | 第55-63页 |
| ·串行通信中的延迟分析 | 第55-56页 |
| ·单悬浮点系统稳定性分析 | 第56-59页 |
| ·单悬浮点开环系统稳定性分析 | 第56-57页 |
| ·单悬浮点闭环系统稳定性分析 | 第57-59页 |
| ·通信延迟对单悬浮点闭环系统稳定性影响 | 第59-62页 |
| ·本章小结 | 第62-63页 |
| 第五章 搭接结构悬浮实验 | 第63-67页 |
| ·单悬浮点悬浮实验 | 第64页 |
| ·搭接结构悬浮实验 | 第64-66页 |
| ·本章小结 | 第66-67页 |
| 第六章 结论与展望 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-72页 |
