X微处理器BTB部件的全定制设计
| 摘要 | 第1-12页 |
| ABSTRACT | 第12-13页 |
| 第一章 绪论 | 第13-16页 |
| ·选题背景 | 第13-14页 |
| ·课题研究内容、成果和意义 | 第14页 |
| ·本文的组织结构 | 第14-16页 |
| 第二章 分支目标缓冲区(BTB)的概论 | 第16-29页 |
| ·分支预测技术的基本类型 | 第16-21页 |
| ·BIMODAL算法 | 第16-18页 |
| ·两级自适应分支预测算法 | 第18-20页 |
| ·混合(HYBRID)预测算法 | 第20-21页 |
| ·X微处理器BTB部件的预测算法 | 第21-25页 |
| ·传统两级自适应分支预测算法的缺陷 | 第21-23页 |
| ·前瞻型两级自适应预测算法 | 第23-24页 |
| ·X微处理器BTB部件的预测流程 | 第24-25页 |
| ·X微处理器BTB部件的结构设计 | 第25-28页 |
| ·BTB的总体设计 | 第25-27页 |
| ·BTB的存储体设计 | 第27页 |
| ·BTB的项(ENTRY) | 第27-28页 |
| ·BTB基本域的设计 | 第28页 |
| ·本章小结 | 第28-29页 |
| 第三章 X微处理器BTB部件的存储体设计 | 第29-46页 |
| ·BTB存储单元的设计 | 第29-34页 |
| ·六管SRAM单元的结构与原理 | 第30-31页 |
| ·存储单元尺寸的确定 | 第31-33页 |
| ·X微处理器BTB部件存储单元的性能分析 | 第33-34页 |
| ·BTB部件译码电路的设计 | 第34-37页 |
| ·常见译码电路综述 | 第34-35页 |
| ·X微处理器BTB部件译码电路的设计 | 第35-36页 |
| ·X微处理器BTB部件地址译码器的性能分析 | 第36-37页 |
| ·BTB部件的分体实现 | 第37-39页 |
| ·分级字线的结构 | 第38页 |
| ·带来的问题及解决方案 | 第38-39页 |
| ·BTB部件敏感放大器的电路设计 | 第39-44页 |
| ·敏感放大器的分类 | 第40页 |
| ·电压型正反馈差分读出放大器的结构与原理 | 第40-42页 |
| ·X微处理器BTB部件敏感放大器的电路设计 | 第42-44页 |
| ·BTB部件预充电路的设计 | 第44-45页 |
| ·本章小结 | 第45-46页 |
| 第四章 X微处理器BTB部件的控制电路设计 | 第46-63页 |
| ·时序控制电路设计 | 第46-50页 |
| ·时钟产生电路的设计 | 第46-48页 |
| ·精确字线脉冲宽度及延时优化技术 | 第48-50页 |
| ·BTB部件的TAG阵列设计 | 第50-56页 |
| ·常用的TAG单元及功耗模型 | 第50-52页 |
| ·X微处理器BTB部件的TAG单元设计 | 第52-56页 |
| ·BTB查询方式的电路设计 | 第56-58页 |
| ·常用的并行查询方式 | 第56-57页 |
| ·X微处理器BTB部件采用的串行查询方式 | 第57-58页 |
| ·随机替换算法实现电路 | 第58-60页 |
| ·常用的替换算法 | 第59页 |
| ·X微处理器BTB部件采用随机替换算法 | 第59-60页 |
| ·两位饱和计数器算法实现电路 | 第60-61页 |
| ·本章小结 | 第61-63页 |
| 第五章 BTB的版图实现、验证及模拟 | 第63-76页 |
| ·X微处理器BTB部件全定制设计 | 第63-64页 |
| ·X微处理器BTB部件的版图实现及验证 | 第64-70页 |
| ·BTB部件的版图实现 | 第64-67页 |
| ·BTB部件版图的验证 | 第67-70页 |
| ·X微处理器BTB部件的版图参数提取 | 第70-71页 |
| ·X微处理器BTB部件的模拟验证 | 第71-75页 |
| ·BTB的存储单元阵列验证 | 第71-73页 |
| ·BTB部件的功能验证 | 第73-75页 |
| ·本章小结 | 第75-76页 |
| 第六章 结束语 | 第76-78页 |
| ·全文工作总结 | 第76-77页 |
| ·未来工作展望 | 第77-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-82页 |
| 作者在学期间取得的学术成果 | 第82页 |
