| 摘要 | 第1-7页 |
| Abstract | 第7-8页 |
| 第1章 引言 | 第8-12页 |
| ·背景 | 第8-9页 |
| ·时钟与数据恢复电路的作用 | 第9页 |
| ·问题与挑战 | 第9-10页 |
| ·主要工作与创新 | 第10-11页 |
| ·论文结构安排 | 第11-12页 |
| 第2章 串行通信与时钟恢复 | 第12-33页 |
| ·概述 | 第12-13页 |
| ·信号传输模式 | 第13-14页 |
| ·同步并行传输 | 第13页 |
| ·异步串行传输 | 第13-14页 |
| ·传输介质 | 第14-17页 |
| ·介质特性 | 第14-16页 |
| ·常用介质 | 第16-17页 |
| ·信号特征 | 第17-19页 |
| ·信号编码 | 第17-18页 |
| ·信号表现 | 第18-19页 |
| ·时钟数据恢复技术 | 第19-24页 |
| ·系统结构 | 第20-23页 |
| ·发展概述 | 第23-24页 |
| ·闭环结构原理 | 第24-25页 |
| ·基本模块 | 第25-32页 |
| ·鉴频鉴相器 | 第25-30页 |
| ·压控振荡器 | 第30-31页 |
| ·电荷泵 | 第31-32页 |
| ·环路滤波器 | 第32页 |
| ·分频器 | 第32页 |
| ·总结 | 第32-33页 |
| 第3章 特性分析与建模仿真 | 第33-46页 |
| ·概述 | 第33页 |
| ·锁相环特性分析 | 第33-37页 |
| ·连续时间小信号近似 | 第33-35页 |
| ·二阶环路 | 第35-36页 |
| ·三阶环路 | 第36-37页 |
| ·环路滤波器设计 | 第37页 |
| ·锁相环建模仿真 | 第37-40页 |
| ·锁相环小信号模型 | 第38页 |
| ·锁相环行为级模型 | 第38-40页 |
| ·时钟恢复电路特性 | 第40-43页 |
| ·鉴相器 | 第40-41页 |
| ·时钟恢复电路仿真 | 第41-43页 |
| ·噪声与抖动 | 第43-45页 |
| ·抖动的定义 | 第43-44页 |
| ·抖动的成分 | 第44页 |
| ·锁相环噪声特性 | 第44-45页 |
| ·总结 | 第45-46页 |
| 第4章 一种用于SATA的1.5Gb/s时钟恢复电路 | 第46-56页 |
| ·概述 | 第46页 |
| ·物理层(PHY)系统结构 | 第46-48页 |
| ·总体结构 | 第46-47页 |
| ·设计指标 | 第47-48页 |
| ·时钟恢复电路体系结构 | 第48页 |
| ·模块设计 | 第48-53页 |
| ·频率辅助锁定模块 | 第48-50页 |
| ·时钟恢复模块 | 第50-53页 |
| ·压控振荡器 | 第53页 |
| ·环路滤波器 | 第53页 |
| ·实验结果 | 第53-55页 |
| ·总结 | 第55-56页 |
| 第5章 一种用于千兆以太网的1.25Gb/s时钟恢复电路 | 第56-66页 |
| ·概述 | 第56页 |
| ·物理层(PHY)系统结构 | 第56-58页 |
| ·总体结构 | 第56-57页 |
| ·时钟恢复电路体系结构 | 第57-58页 |
| ·模块设计 | 第58-61页 |
| ·鉴相器 | 第58-59页 |
| ·电荷泵与环路滤波器 | 第59-60页 |
| ·压控振荡器 | 第60-61页 |
| ·环路滤波器 | 第61页 |
| ·仿真结果 | 第61-62页 |
| ·测试结果 | 第62-65页 |
| ·总结 | 第65-66页 |
| 第6章 一种3.125Gb/s时钟恢复电路 | 第66-76页 |
| ·概述 | 第66页 |
| ·体系结构 | 第66-68页 |
| ·收发器结构概述 | 第66-67页 |
| ·时钟恢复电路结构 | 第67-68页 |
| ·电路设计 | 第68-73页 |
| ·时钟恢复模块 | 第68-71页 |
| ·时钟辅助锁定 | 第71-72页 |
| ·抖动优化 | 第72-73页 |
| ·仿真结果 | 第73-75页 |
| ·总结 | 第75-76页 |
| 第7章 高速时钟恢复电路的拓展研究 | 第76-84页 |
| ·概述 | 第76页 |
| ·改进的环路结构原型 | 第76-78页 |
| ·电路设计 | 第78-81页 |
| ·总体结构 | 第79页 |
| ·鉴频器 | 第79-80页 |
| ·鉴相器 | 第80页 |
| ·压控振荡器 | 第80页 |
| ·电荷泵与环路滤波器 | 第80-81页 |
| ·计算与仿真 | 第81-82页 |
| ·版图设计 | 第82页 |
| ·总结 | 第82-84页 |
| 第8章 结论与展望 | 第84-85页 |
| 参考文献 | 第85-88页 |
| 附录A-行为级模块Verilog-A源代码 | 第88-92页 |
| 后记 | 第92-93页 |