全中频比幅比相测向系统接收机的设计
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-15页 |
| ·论文的工作背景 | 第11-12页 |
| ·国内外研究状况 | 第12-13页 |
| ·论文的主要工作 | 第13-15页 |
| 第二章 接收机方案 | 第15-31页 |
| ·雷达接收机简介 | 第15-21页 |
| ·常见的接收机实现方案 | 第15-19页 |
| ·接收机的主要技术参数 | 第19-21页 |
| ·接收机系统的总体设计 | 第21-31页 |
| ·接收机系统指标要求 | 第21-22页 |
| ·接收机系统设计方案 | 第22-24页 |
| ·接收机系统变频分析 | 第24-27页 |
| ·接收机链路指标分配 | 第27-29页 |
| ·接收机链路指标核算 | 第29-31页 |
| 第三章 下变频电路的设计 | 第31-56页 |
| ·混频器简介 | 第31-38页 |
| ·混频器的功能及工作原理 | 第31页 |
| ·混频器的主要技术指标 | 第31-33页 |
| ·混频器的分类 | 第33-38页 |
| ·下变频电路的设计 | 第38-48页 |
| ·设计方案 | 第38页 |
| ·各模块电路的实现 | 第38-45页 |
| ·下变频电路的结构布局与电磁兼容设计 | 第45-48页 |
| ·下变频电路的测试 | 第48-56页 |
| ·下变频电路实物 | 第48页 |
| ·关键模块的测试 | 第48-51页 |
| ·下变频电路的整体测试 | 第51-56页 |
| 第四章 频率合成器的设计 | 第56-82页 |
| ·频率合成器简介 | 第56-58页 |
| ·频率合成器的分类 | 第56-58页 |
| ·频率合成器的主要指标 | 第58页 |
| ·锁相环（PLL） | 第58-61页 |
| ·锁相环的工作原理 | 第58-59页 |
| ·锁相环的结构 | 第59-61页 |
| ·直接数字频率合成器（DDS） | 第61-65页 |
| ·DDS的工作原理 | 第61-63页 |
| ·DDS的特点 | 第63-64页 |
| ·DDS+PLL频率合成器 | 第64-65页 |
| ·频率合成器的设计 | 第65-78页 |
| ·设计方案 | 第65-67页 |
| ·DDS的设计 | 第67-72页 |
| ·PLL的设计 | 第72-76页 |
| ·基于ARM的控制电路的设计 | 第76-78页 |
| ·频率合成器的测试 | 第78-82页 |
| ·频率合成器实物 | 第78-79页 |
| ·频率合成器的测试 | 第79-82页 |
| 第五章 结束语 | 第82-84页 |
| 致谢 | 第84-85页 |
| 参考文献 | 第85-87页 |
| 作者在学期间取得的学术成果 | 第87页 |
