| 摘要 | 第1-4页 |
| ABSTRACT | 第4-9页 |
| 第一章 绪论 | 第9-14页 |
| ·引言 | 第9-10页 |
| ·课题国内外研究现状 | 第10-12页 |
| ·可编程逻辑技术的发展 | 第10页 |
| ·扩频通信技术的发展 | 第10-12页 |
| ·GSM的发展状况 | 第12页 |
| ·研究意义和目的 | 第12-13页 |
| ·论文的主要工作 | 第13-14页 |
| 第二章 GSM扩频通信系统理论研究 | 第14-25页 |
| ·GSM系统及其工作频段的分配 | 第14-15页 |
| ·GSM系统系统组成及特点 | 第14-15页 |
| ·GSM工作频段的分配 | 第15页 |
| ·扩频的理论基础 | 第15-22页 |
| ·香农信道公式 | 第16-17页 |
| ·最佳相关接收 | 第17-20页 |
| ·扩频系统的分类 | 第20-21页 |
| ·扩频通信的主要参数 | 第21-22页 |
| ·扩频系统的主要优点 | 第22页 |
| ·锁相环技术 | 第22-24页 |
| ·锁相环的基本构成 | 第22-23页 |
| ·载波同相锁相环 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 DS-QPSK解扩器的研究与实现 | 第25-52页 |
| ·DS-QPSK接收机概述 | 第25-26页 |
| ·DS-QPSK接收机的总体结构 | 第25-26页 |
| ·系统的主要参数和指标计算 | 第26页 |
| ·数字下变频器 | 第26-32页 |
| ·方案选择 | 第26-27页 |
| ·理论分析 | 第27-29页 |
| ·FIR滤波器的设计与实现 | 第29-31页 |
| ·下变频器的实现 | 第31-32页 |
| ·伪序列码的捕获 | 第32-42页 |
| ·伪码的捕获方案 | 第33-35页 |
| ·伪码发生电路 | 第35-36页 |
| ·伪码相关积分提取算法的改进 | 第36-38页 |
| ·伪码相关积分提取判决电路 | 第38-39页 |
| ·多通道伪码快捕电路 | 第39-42页 |
| ·伪序列码的跟踪 | 第42-51页 |
| ·伪码的跟踪方案 | 第42-45页 |
| ·伪码跟踪鉴相电路 | 第45-46页 |
| ·伪码时钟调整电路 | 第46-47页 |
| ·PN码同步及解扩的实现 | 第47-51页 |
| ·本章小结 | 第51-52页 |
| 第四章 DS-QPSK解调器的研究与实现 | 第52-69页 |
| ·载波同步方案 | 第52-54页 |
| ·频偏对伪码峰值的影响 | 第52-53页 |
| ·载波相位误差对解调性能的影响 | 第53-54页 |
| ·载波频率跟踪 | 第54-62页 |
| ·频率跟踪方案 | 第54页 |
| ·基于CORDIC算法的数控振荡器原理及仿真实现 | 第54-57页 |
| ·鉴频器电路 | 第57-59页 |
| ·频率跟踪电路的实现 | 第59-62页 |
| ·载波相位跟踪及数据解调 | 第62-67页 |
| ·相位跟踪方案 | 第62-64页 |
| ·数控振荡器 | 第64-65页 |
| ·环路滤波器 | 第65-67页 |
| ·系统设计过程中的经验总结 | 第67-68页 |
| ·系统运算精度问题 | 第67页 |
| ·系统运算过程中的缢出问题 | 第67-68页 |
| ·使用VerilogHDL语言设计时的严格同步问题 | 第68页 |
| ·FPGA设计中的流水线设计方法 | 第68页 |
| ·本章小结 | 第68-69页 |
| 第五章 总结与展望 | 第69-70页 |
| ·总结 | 第69页 |
| ·展望 | 第69-70页 |
| 参考文献 | 第70-73页 |
| 附录 | 第73-80页 |
| 附录1 下变频器算法实现代码 | 第73-75页 |
| 附录2 伪码发生电路实现代码 | 第75-76页 |
| 附录3 包络算法程序代码 | 第76-78页 |
| 附录4 PN码生成器BDF图 | 第78-79页 |
| 附录5 DS-QPSK解扩原理结构图 | 第79-80页 |
| 致谢 | 第80-81页 |
| 攻读学位期间主要研究成果 | 第81页 |