| 表目录 | 第1-8页 |
| 图目录 | 第8-12页 |
| 摘要 | 第12-14页 |
| ABSTRACT | 第14-16页 |
| 第一章 绪论 | 第16-36页 |
| ·CMOS 与纳米器件 | 第16-18页 |
| ·CMOS 尺寸缩小的极限 | 第16-17页 |
| ·新型纳米器件：后CMOS 时代 | 第17-18页 |
| ·单电子学与单电子晶体管 | 第18-31页 |
| ·单电子现象及半经典理论 | 第18-21页 |
| ·单电子器件制备方法 | 第21-26页 |
| ·单电子器件模拟理论 | 第26-29页 |
| ·基于单电子晶体管的逻辑设计 | 第29-31页 |
| ·课题的研究内容 | 第31-33页 |
| ·单电子晶体管的模拟分析 | 第31-32页 |
| ·单电子晶体管的逻辑设计 | 第32-33页 |
| ·本文的主要贡献与创新 | 第33-35页 |
| ·论文的结构 | 第35-36页 |
| 第二章 单电子晶体管建模 | 第36-52页 |
| ·单电子正则理论 | 第36-37页 |
| ·隧穿率 | 第36-37页 |
| ·自由能变化 | 第37页 |
| ·稳态图 | 第37-39页 |
| ·蒙特卡洛模拟及其改进 | 第39-45页 |
| ·一维多岛SET 的蒙特卡洛模拟 | 第39-41页 |
| ·nSET：改进蒙特卡洛方法 | 第41-42页 |
| ·讨论 | 第42-45页 |
| ·单电子晶体管主方程模拟及其实现 | 第45-50页 |
| ·主方程模拟 | 第45-46页 |
| ·单岛SET 的HSPICE 模拟实现 | 第46-50页 |
| ·小结 | 第50-52页 |
| 第三章 单电子晶体管特性分析研究 | 第52-84页 |
| ·一维单电子晶体管特性分析 | 第52-59页 |
| ·稳态图 | 第52-54页 |
| ·I-V 特性 | 第54-55页 |
| ·背景电荷-Q0 | 第55-56页 |
| ·温度相关性 | 第56-58页 |
| ·与单岛比较 | 第58-59页 |
| ·双岛单电子晶体管稳态图分析 | 第59-64页 |
| ·模型 | 第60-61页 |
| ·模拟结果及讨论 | 第61-64页 |
| ·单岛单电子晶体管电导特性分析 | 第64-72页 |
| ·电导分析模型 | 第66-67页 |
| ·G_(ds) - V_(ds) 以及G_(ds) - V_(gs) 特性分析 | 第67-68页 |
| ·温度相关性分析 | 第68-69页 |
| ·结电阻对晶体管电导的影响 | 第69-70页 |
| ·结电容对晶体管电导的影响 | 第70-71页 |
| ·噪声对晶体管电导的影响 | 第71-72页 |
| ·单电子晶体管负微分电导特性分析 | 第72-82页 |
| ·负微分电导分析方法 | 第72-75页 |
| ·模拟结果及讨论 | 第75-82页 |
| ·小结 | 第82-84页 |
| 第四章 基于可调库仑震荡特性的逻辑设计方法 | 第84-96页 |
| ·单电子晶体管库仑震荡的可调特性 | 第84-86页 |
| ·单电子晶体管逻辑设计方法 | 第86-95页 |
| ·背景:THmnW 逻辑门与单电子晶体管 | 第87-88页 |
| ·设计方法 | 第88-92页 |
| ·逻辑门的设计 | 第92-95页 |
| ·小结 | 第95-96页 |
| 第五章 单电子晶体管逻辑设计 | 第96-124页 |
| ·基于SET 反相器的可重构逻辑 | 第96-100页 |
| ·单电子晶体管反相器 | 第96-98页 |
| ·基于SET 反相器的可重构逻辑设计 | 第98-100页 |
| ·基于SET-MOSFET 单元的逻辑设计 | 第100-117页 |
| ·基于SET-MOSFET 单元的可重构逻辑 | 第100-109页 |
| ·基于SET-MOSFET 单元的全加器设计 | 第109-113页 |
| ·基于SET-MOSFET 单元的多值逻辑设计 | 第113-117页 |
| ·基于SET|MOSFET 单元的逻辑设计 | 第117-121页 |
| ·基于SET|MOSFET 单元的可重构逻辑 | 第119-120页 |
| ·基于SET|MOSFET 单元的多值逻辑设计 | 第120-121页 |
| ·小结 | 第121-124页 |
| 第六章 结束语 | 第124-128页 |
| ·工作总结 | 第124-125页 |
| ·研究展望 | 第125-128页 |
| 致谢 | 第128-130页 |
| 参考文献 | 第130-146页 |
| 作者在学期间取得的学术成果 | 第146-147页 |