视频图像叠加的FPGA设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第12-16页 |
| 1.1 选题背景及意义 | 第12-13页 |
| 1.2 相关研究及发展现状 | 第13-14页 |
| 1.3 本文的研究内容 | 第14-15页 |
| 1.4 章节安排 | 第15页 |
| 1.5 小结 | 第15-16页 |
| 第2章 相关基础知识 | 第16-27页 |
| 2.1 FPGA及其开发工具简介 | 第16-18页 |
| 2.1.1 FPGA简介 | 第16-17页 |
| 2.1.2 基于FPGA的系统设计流程 | 第17-18页 |
| 2.2 硬件描述语言 | 第18-19页 |
| 2.3 常用的EDA工具 | 第19-20页 |
| 2.3.1 设计输入 | 第19页 |
| 2.3.2 综合工具 | 第19页 |
| 2.3.3 仿真工具 | 第19页 |
| 2.3.4 集成环境 | 第19-20页 |
| 2.4 视频采集技术 | 第20页 |
| 2.4.1 模拟PAL-D/NTSC视频信号 | 第20页 |
| 2.4.2 LVDS视频信号 | 第20页 |
| 2.5 视频预处理 | 第20-24页 |
| 2.5.1 去隔行 | 第20页 |
| 2.5.2 YCbCr格式转换 | 第20-21页 |
| 2.5.3 色彩空间转换 | 第21-24页 |
| 2.5.4 舍入 | 第24页 |
| 2.6 视频叠加原理 | 第24-25页 |
| 2.7 叠加实现 | 第25-26页 |
| 2.8 小结 | 第26-27页 |
| 第3章 视频叠加系统的硬件设计 | 第27-34页 |
| 3.1 PAL-D视频输入 | 第27-28页 |
| 3.2 LVDS视频输入 | 第28-29页 |
| 3.3 D/A器件选型 | 第29-30页 |
| 3.4 FPGA选型 | 第30-32页 |
| 3.5 图形帧缓存SDRAM选型 | 第32-33页 |
| 3.6 小结 | 第33-34页 |
| 第4章 视频叠加功能的FPGA实现 | 第34-51页 |
| 4.1 概述 | 第34页 |
| 4.2 YCbCr视频流处理模块 | 第34-37页 |
| 4.3 SDRAM控制模块 | 第37-41页 |
| 4.4 视频图像叠加及输出模块 | 第41-44页 |
| 4.5 CPU及外设接口模块 | 第44-47页 |
| 4.6 波形仿真及综合 | 第47-50页 |
| 4.6.1 波形仿真 | 第47-48页 |
| 4.6.2 综合 | 第48-50页 |
| 4.7 小结 | 第50-51页 |
| 结论 | 第51-54页 |
| 参考文献 | 第54-58页 |
| 致谢 | 第58页 |
