| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 1 绪论 | 第9-15页 |
| 1.1 课题背景 | 第9-12页 |
| 1.1.1 选题背景 | 第9页 |
| 1.1.2 超高速A/D转换器的研究现状及发展趋势 | 第9-11页 |
| 1.1.3 超高速A/D转换器时钟电路研究现状 | 第11-12页 |
| 1.2 研究目标及意义 | 第12页 |
| 1.3 论文内容与结构 | 第12-15页 |
| 2 时间交织A/D转换器的概述 | 第15-23页 |
| 2.1 时间交织A/D转换器的工作原理 | 第15-16页 |
| 2.2 时间交织A/D转换器的失配分析 | 第16-21页 |
| 2.2.1 失调失配的影响 | 第16-17页 |
| 2.2.2 增益失配的影响 | 第17-19页 |
| 2.2.3 采样时刻失配的影响 | 第19-20页 |
| 2.2.4 不同失配条件下信噪比与输入频率的关系 | 第20-21页 |
| 2.3 本章小结 | 第21-23页 |
| 3 时间交织A/D转换器中的时钟信号 | 第23-31页 |
| 3.1 A/D转换器中的时钟信号 | 第23-25页 |
| 3.1.1 时钟抖动 | 第23页 |
| 3.1.2 时钟抖动对A/D转换器性能的影响 | 第23-25页 |
| 3.2 低抖动、高性能时钟信号产生电路 | 第25-28页 |
| 3.2.1 基于延迟锁相环技术的时钟稳定电路 | 第25-26页 |
| 3.2.2 基于连续时间积分器的时钟稳定电路 | 第26-27页 |
| 3.2.3 基于脉宽控制环路的时钟稳定电路 | 第27-28页 |
| 3.3 通道间采样时钟相位校准电路 | 第28-29页 |
| 3.4 本章小结 | 第29-31页 |
| 4 时间交织A/D转换器时钟电路的设计 | 第31-63页 |
| 4.1 时钟电路的结构 | 第31-32页 |
| 4.2 时钟稳定电路的设计 | 第32-42页 |
| 4.2.1 时钟稳定电路的结构 | 第32-33页 |
| 4.2.2 时钟缓冲器 | 第33-35页 |
| 4.2.3 占空比检测电路 | 第35-36页 |
| 4.2.4 占空比调整电路 | 第36-37页 |
| 4.2.5 带隙基准源 | 第37-41页 |
| 4.2.6 时钟稳定电路的仿真 | 第41-42页 |
| 4.3 采样时钟相位自校准电路的设计 | 第42-50页 |
| 4.3.1 主采样时钟相位自校准电路的结构 | 第43页 |
| 4.3.2 比较器锁存器 | 第43-45页 |
| 4.3.3 灵敏放大器 | 第45-46页 |
| 4.3.4 主采样时钟相位自校准电路的仿真 | 第46-47页 |
| 4.3.5 多相时钟产生电路 | 第47-49页 |
| 4.3.6 四通道采样时钟生成电路 | 第49-50页 |
| 4.4 采样时钟相位手动校准电路的设计 | 第50-60页 |
| 4.4.1 采样时钟相位手动校准电路的结构 | 第50-51页 |
| 4.4.2 多相时钟产生电路 | 第51-52页 |
| 4.4.3 延迟级 | 第52-53页 |
| 4.4.4 D/A转换器 | 第53-55页 |
| 4.4.5 控制电压生成电路 | 第55-57页 |
| 4.4.6 差分采样时钟相位调整电路 | 第57-58页 |
| 4.4.7 基准电流源 | 第58-60页 |
| 4.4.8 采样时钟相位手动校准电路的仿真 | 第60页 |
| 4.5 本章总结 | 第60-63页 |
| 5 版图设计及后仿真 | 第63-71页 |
| 5.1 版图的概述 | 第63页 |
| 5.2 版图设计技术 | 第63-67页 |
| 5.2.1 版图设计规则 | 第63-64页 |
| 5.2.2 版图设计准则 | 第64-67页 |
| 5.3 版图验证 | 第67-68页 |
| 5.4 时钟电路后仿真 | 第68-70页 |
| 5.5 本章总结 | 第70-71页 |
| 6 总结与展望 | 第71-73页 |
| 6.1 总结 | 第71页 |
| 6.2 展望 | 第71-73页 |
| 致谢 | 第73-75页 |
| 参考文献 | 第75-79页 |
| 附录 | 第79页 |