| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略词表 | 第14-15页 |
| 第一章 绪论 | 第15-23页 |
| 1.1 研究背景 | 第15页 |
| 1.2 国内外研究现状 | 第15-21页 |
| 1.2.1 C-RAN研究现状 | 第16-18页 |
| 1.2.2 LTE演进及其关键技术 | 第18-20页 |
| 1.2.3 物理层随机接入信道简介 | 第20-21页 |
| 1.3 本文内容及组织结构 | 第21-23页 |
| 第二章 C-RAN架构及PRACH信道概述 | 第23-37页 |
| 2.1 C-RAN架构 | 第23-26页 |
| 2.1.1 C-RAN系统总体架构 | 第23-24页 |
| 2.1.2 基于C-RAN的数字前端框架 | 第24页 |
| 2.1.3 数字前端PRACH接收端处理过程 | 第24-26页 |
| 2.2 PRACH信道概述 | 第26-36页 |
| 2.2.1 随机接入作用与过程 | 第27-29页 |
| 2.2.2 随机接入物理层信道结构 | 第29-36页 |
| 2.3 本章小结 | 第36-37页 |
| 第三章 PRACH接收端关键算法研究与仿真 | 第37-50页 |
| 3.1 PRACH前导接收方案 | 第37-41页 |
| 3.1.1 直接FFT算法 | 第37-38页 |
| 3.1.2 时域滤波和降采样算法 | 第38-40页 |
| 3.1.3 PRACH前导接收方案比较 | 第40-41页 |
| 3.2 PRACH检测方案 | 第41-42页 |
| 3.3 PRACH接收端关键算法设计与仿真 | 第42-48页 |
| 3.3.1 PRACH前导接收算法浮点仿真与分析 | 第45-46页 |
| 3.3.2 时域滤波和降采样算法定点仿真与分析 | 第46-48页 |
| 3.4 本章小结 | 第48-50页 |
| 第四章 基于C-RAN数字前端PRACH接收端的电路设计与FPGA实现 | 第50-67页 |
| 4.1 FPGA设计流程、设计平台及仿真方案 | 第50-52页 |
| 4.1.1 FPGA设计流程 | 第50-51页 |
| 4.1.2 软硬件平台 | 第51页 |
| 4.1.3 功能仿真方案 | 第51-52页 |
| 4.2 基于C-RAN的PRACH接收端的整体框架设计 | 第52-53页 |
| 4.3 模块的设计与实现 | 第53-65页 |
| 4.3.1 CP去除模块设计与实现 | 第54-55页 |
| 4.3.2 频移模块设计与实现 | 第55-57页 |
| 4.3.3 AGC模块设计与实现 | 第57-59页 |
| 4.3.4 滤波模块设计与实现 | 第59-63页 |
| 4.3.5 RB选择模块设计与实现 | 第63-65页 |
| 4.4 PRACH接收端链路的功能仿真 | 第65-66页 |
| 4.5 本章小结 | 第66-67页 |
| 第五章 PRACH接收端的验证与测试 | 第67-73页 |
| 5.1 验证与测试方案设计 | 第67-68页 |
| 5.2 资源消耗和性能指标 | 第68-69页 |
| 5.3 PRACH接收端的验证结果与分析 | 第69-72页 |
| 5.4 本章小结 | 第72-73页 |
| 第六章 总结与展望 | 第73-75页 |
| 6.1 工作总结 | 第73页 |
| 6.2 进一步研究展望 | 第73-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-79页 |
| 个人简历及攻读硕士学位期间取得的成果 | 第79-80页 |