视频图像缩放的FPGA设计与实现
| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第一章 绪论 | 第7-15页 |
| 1.1 引言 | 第7页 |
| 1.2 相关理论基础 | 第7-11页 |
| 1.2.1 图像处理及数字视频 | 第7-9页 |
| 1.2.2 图像缩放 | 第9-10页 |
| 1.2.3 数字图像缩放方法分类 | 第10-11页 |
| 1.3 FPGA 可编程逻辑设计技术 | 第11-14页 |
| 1.3.1 FPGA 的特点与优势 | 第11-12页 |
| 1.3.2 FPGA 设计开发的步骤与流程 | 第12-13页 |
| 1.3.3 硬件描述语言介绍 | 第13-14页 |
| 1.4 本文研究内容及章节安排 | 第14-15页 |
| 第二章 图像缩放算法研究 | 第15-33页 |
| 2.1 传统的图像插值算法 | 第15-19页 |
| 2.1.1 理想插值 | 第16页 |
| 2.1.2 最近邻域法 | 第16-17页 |
| 2.1.3 双线性插值算法 | 第17-18页 |
| 2.1.4 双三次插值算法 | 第18-19页 |
| 2.2 图像缩放算法比较 | 第19-31页 |
| 2.2.1 图像质量评价标准 | 第20-21页 |
| 2.2.2 缩放结果比较 | 第21-31页 |
| 2.3 本章小结 | 第31-33页 |
| 第三章 图像缩放算法的模块设计与实现 | 第33-47页 |
| 3.1 图像缩放算法 | 第33-36页 |
| 3.1.1 图像缩放算法的选择 | 第33-34页 |
| 3.1.2 图像缩放算法的实现方案 | 第34-36页 |
| 3.2 常见的图像缩放内核结构 | 第36-37页 |
| 3.3 图像缩放模块体系结构的设计 | 第37-46页 |
| 3.3.1 时序约束条件 | 第38-39页 |
| 3.3.2 缩放比例判断 | 第39-41页 |
| 3.3.3 输入 FIFO | 第41-42页 |
| 3.3.4 水平缩放模块 | 第42-45页 |
| 3.3.5 预缓存模块 | 第45-46页 |
| 3.3.6 垂直缩放模块 | 第46页 |
| 3.3.7 输出缓存 | 第46页 |
| 3.4 本章小结 | 第46-47页 |
| 第四章 图像缩放的 FPGA 仿真与验证 | 第47-57页 |
| 4.1 验证流程 | 第47-48页 |
| 4.2 仿真结果与性能分析 | 第48-53页 |
| 4.2.1 各模块仿真结果分析 | 第48-51页 |
| 4.2.2 性能分析 | 第51-53页 |
| 4.3 本章小结 | 第53-57页 |
| 第五章 总结与展望 | 第57-59页 |
| 5.1 总结 | 第57页 |
| 5.2 展望 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-63页 |
