数据链集成端机中DSP子系统的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-18页 |
| 1.1 课题研究背景和意义 | 第10-12页 |
| 1.2 基于DSP信号处理的概述 | 第12-14页 |
| 1.3 论文的主要工作 | 第14-15页 |
| 1.4 论文的结构安排 | 第15-18页 |
| 第二章 数字基带收发系统关键技术 | 第18-26页 |
| 2.1 编解码方式 | 第18-21页 |
| 2.1.1 FEC卷积编码 | 第18-19页 |
| 2.1.2 交织和格雷映射 | 第19-20页 |
| 2.1.3 维特比译码 | 第20-21页 |
| 2.2 D8PSK调制技术 | 第21-24页 |
| 2.2.1 8PSK调制解调 | 第22-23页 |
| 2.2.2 差分编解码 | 第23-24页 |
| 2.3 同步技术 | 第24-25页 |
| 2.4 本章小结 | 第25-26页 |
| 第三章 链路接口设计和实现 | 第26-44页 |
| 3.1 NDK接口设计及实现 | 第26-36页 |
| 3.1.1 NDK接口概述 | 第26-27页 |
| 3.1.2 NDK接口的实现 | 第27-31页 |
| 3.1.3 NDK接口的自测试 | 第31-33页 |
| 3.1.4 NDK接口与上位机软件测试 | 第33-36页 |
| 3.2 McBSP接口设计及实现 | 第36-43页 |
| 3.2.1 McBSP接口概述 | 第36-39页 |
| 3.2.2 McBSP数据发送的DSP实现 | 第39-41页 |
| 3.2.3 McBSP数据接收的DSP实现 | 第41-42页 |
| 3.2.4 McBSP接口自环验证 | 第42-43页 |
| 3.3 本章小结 | 第43-44页 |
| 第四章 数字基带收发系统DSP实现 | 第44-68页 |
| 4.1 基带发射机的设计及实现 | 第44-51页 |
| 4.1.1 发送端DSP实现流程 | 第44-45页 |
| 4.1.2 同步序列生成 | 第45-46页 |
| 4.1.3 数据序列生成 | 第46-47页 |
| 4.1.4 D8PSK调制 | 第47-48页 |
| 4.1.5 发送端各个模块验证 | 第48-51页 |
| 4.2 基带接收机的设计及实现 | 第51-59页 |
| 4.2.1 接收端DSP实现流程 | 第51页 |
| 4.2.2 搜索同步头 | 第51-54页 |
| 4.2.3 解调解码 | 第54-55页 |
| 4.2.4 VCP2维特比译码器 | 第55-56页 |
| 4.2.5 接收端各个模块验证 | 第56-59页 |
| 4.3 数据链系统的设计及实现 | 第59-66页 |
| 4.3.1 数据链系统的DSP实现 | 第59-61页 |
| 4.3.2 发送和接收端的设计及实现 | 第61-63页 |
| 4.3.3 数据链系统单板自环测试验证 | 第63-64页 |
| 4.3.4 数据链系统双板测试验证 | 第64-66页 |
| 4.4 本章小结 | 第66-68页 |
| 第五章 总结与展望 | 第68-70页 |
| 5.1 工作总结 | 第68-69页 |
| 5.2 工作展望 | 第69-70页 |
| 参考文献 | 第70-72页 |
| 致谢 | 第72页 |
