| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 第一章 引言 | 第11-19页 |
| 1.1 课题背景和研究意义 | 第11-12页 |
| 1.2 频率综合技术介绍 | 第12-15页 |
| 1.2.1 直接数字频率综合 | 第12-13页 |
| 1.2.2 锁相式频率综合 | 第13-15页 |
| 1.3 本文的主要工作 | 第15-19页 |
| 1.3.1 设计要求和难点 | 第15-16页 |
| 1.3.2 本文解决的技术难点和创新点 | 第16-17页 |
| 1.3.3 本课题的研究内容 | 第17页 |
| 1.3.4 本文结构安排 | 第17-19页 |
| 第二章 锁相式频率综合 | 第19-35页 |
| 2.1 锁相环组成及原理 | 第19-24页 |
| 2.1.1 鉴相器 | 第19-21页 |
| 2.1.2 环路滤波器（LP F） | 第21-22页 |
| 2.1.3 压控振荡器 | 第22页 |
| 2.1.4 锁相环的线性模型 | 第22-24页 |
| 2.2 星载电子设备的空间环境适应性设计 | 第24-28页 |
| 2.2.1 空间温度环境影响及热设计思路 | 第25页 |
| 2.2.2 空间辐射环境影响及抗辐射设计 | 第25-28页 |
| 2.3 星载频率综合器指标 | 第28-29页 |
| 2.4 分数分频锁相式频率综合器 | 第29-32页 |
| 2.4.1 分数分频锁相式频率综合器的基本结构 | 第29-31页 |
| 2.4.2 分数杂散抑制技术 | 第31-32页 |
| 2.5 锁相环的噪声分析 | 第32-34页 |
| 2.6 本章小结 | 第34-35页 |
| 第三章 分数分频频率综合器关键技术分析 | 第35-52页 |
| 3.1 分数分频频率综合器方案 | 第35-38页 |
| 3.1.1 频率综合器指标及需求 | 第35-36页 |
| 3.1.2 关键器件的选择 | 第36-38页 |
| 3.2 基于DSM的 分数分频技术 | 第38-48页 |
| 3.2.1 DSM调制技术 | 第38-40页 |
| 3.2.2 DSM调 制技术在锁相式频率综合器中的应用 | 第40-44页 |
| 3.2.3 基于DSM调 制技术分数频率综合器仿真 | 第44-48页 |
| 3.3 环路滤波器的分析与设计 | 第48-51页 |
| 3.3.1 环路滤波器结构 | 第48-50页 |
| 3.3.2 环路滤波器设计方法 | 第50-51页 |
| 3.4 本章小结 | 第51-52页 |
| 第四章 分数分频频率综合器设计 | 第52-65页 |
| 4.1 系统方案 | 第52-53页 |
| 4.2 噪声估计 | 第53页 |
| 4.3 锁相环部分设计与实现 | 第53-59页 |
| 4.3.1 鉴相器设计 | 第53-54页 |
| 4.3.2 VCO设计 | 第54页 |
| 4.3.3 环路滤波器的设计 | 第54-57页 |
| 4.3.4 锁相环部分硬件实现 | 第57-59页 |
| 4.4 多模分频控制模块设计与实现 | 第59-63页 |
| 4.4.1 软件设计与实现 | 第59-61页 |
| 4.4.2 硬件设计与实现 | 第61-63页 |
| 4.5 频率综合器的空间环境适应性评价 | 第63页 |
| 4.6 本章小结 | 第63-65页 |
| 第五章 频率综合器测试与结果分析 | 第65-70页 |
| 5.1 实物及测试平台 | 第65-66页 |
| 5.2 测试结果 | 第66-69页 |
| 5.2.1 频率分辨率测试 | 第66页 |
| 5.2.2 DSM调 制效果测试 | 第66-68页 |
| 5.2.3 杂散测试 | 第68页 |
| 5.2.4 相位噪声测试 | 第68-69页 |
| 5.3 测试小结 | 第69-70页 |
| 第六章 总结 | 第70-72页 |
| 6.1 论文总结 | 第70-71页 |
| 6.2 展望 | 第71-72页 |
| 参考文献 | 第72-74页 |
| 致谢 | 第74-75页 |
| 攻读硕士学位期间已发表或录用的论文 | 第75-77页 |