| 摘要 | 第7-8页 |
| Abstract | 第8页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 研究背景 | 第9-10页 |
| 1.2 模数转换器的发展状况 | 第10-12页 |
| 1.3 本论文主要内容及组织结构 | 第12-14页 |
| 第二章 单通道模数转换器的研究及实现 | 第14-38页 |
| 2.1 ADC整体结构的选取 | 第14-17页 |
| 2.2 单通道ADC系统结构选取 | 第17-18页 |
| 2.3 开关电容式采样/保持电路结构选取 | 第18-19页 |
| 2.4 流水线级分辨率选择 | 第19-21页 |
| 2.5 关键电路技术 | 第21-34页 |
| 2.5.1 采样保持电路优化分析 | 第21-25页 |
| 2.5.2 宽带高增益运算放大器 | 第25-27页 |
| 2.5.3 低抖动时钟电路 | 第27-30页 |
| 2.5.4 单通道ADC的数字校准算法 | 第30-34页 |
| 2.6 单通道ADC的实现 | 第34-38页 |
| 2.6.1 单通道ADC整体架构及版图 | 第35页 |
| 2.6.2 单通道ADC测试结果 | 第35-38页 |
| 第三章 时间交织ADC的原理与误差分析 | 第38-47页 |
| 3.1 时间交织ADC的原理 | 第38-39页 |
| 3.2 时间交织ADC的误差分析 | 第39-47页 |
| 3.2.1 通道ADC间失调失配分析 | 第40-42页 |
| 3.2.2 通道ADC间增益失配分析 | 第42-43页 |
| 3.2.3 通道ADC间带宽失配分析 | 第43-44页 |
| 3.2.4 通道ADC间采样时刻偏差分析 | 第44-47页 |
| 第四章 时间交织ADC采样时钟偏差校正方法研究 | 第47-63页 |
| 4.1 单一前置SHA的结构 | 第47-49页 |
| 4.2 采样时钟偏差的检测 | 第49-52页 |
| 4.2.1 基于参考信号注入的采样时钟偏差后台校正 | 第49-51页 |
| 4.2.2 基于特定输入条件下的采样时钟偏差后台校正 | 第51-52页 |
| 4.3 采样时钟偏差的补偿 | 第52-54页 |
| 4.3.1 模拟域内采样时钟偏差补偿方法 | 第52-54页 |
| 4.3.2 数字域内釆样时钟偏差补偿方法 | 第54页 |
| 4.4 基于压控幵关的采样时钟偏差混合信号校正方法 | 第54-60页 |
| 4.4.1 釆样时钟偏差混合信号校正方法的提出 | 第55-57页 |
| 4.4.2 可调节采样时刻的压控自举开关 | 第57-60页 |
| 4.5 校正算法验证 | 第60-63页 |
| 第五章 时间交织ADC的电路实现 | 第63-72页 |
| 5.1 双通道ADC芯片的电路实现 | 第63-64页 |
| 5.2 输出并转串电路设计 | 第64-67页 |
| 5.3 分频电路设计 | 第67-70页 |
| 5.4 芯片封装 | 第70-72页 |
| 第六章 时间交织ADC的测试 | 第72-77页 |
| 6.1 电路测试板设计 | 第72-73页 |
| 6.2 双通道ADC测试 | 第73-77页 |
| 第七章 总结与展望 | 第77-79页 |
| 7.1 总结 | 第77-78页 |
| 7.2 展望 | 第78-79页 |
| 参考文献 | 第79-82页 |
| 致谢 | 第82-83页 |
| 附录：研究生期间发表的学术论文专利 | 第83-84页 |
