向量处理单元VPU的低功耗设计与验证
| 摘要 | 第10-11页 |
| ABSTRACT | 第11页 |
| 第一章 绪论 | 第13-23页 |
| 1.1 课题背景与研究意义 | 第13-15页 |
| 1.2 相关研究现状 | 第15-19页 |
| 1.2.1 功耗来源的研究 | 第15-17页 |
| 1.2.2 低功耗技术的研究 | 第17-19页 |
| 1.3 X-DSP概述 | 第19-21页 |
| 1.3.1 X-DSP内核结构 | 第19-20页 |
| 1.3.2 内核各部件简介 | 第20-21页 |
| 1.4 论文的研究内容与组织结构 | 第21-23页 |
| 1.4.1 论文研究内容 | 第21页 |
| 1.4.2 论文的组织结构 | 第21-23页 |
| 第二章 VPU的低功耗设计 | 第23-39页 |
| 2.1 VPU功能概述 | 第23页 |
| 2.2 VPU的结构 | 第23-30页 |
| 2.2.1 向量处理基本单元VPE | 第24-28页 |
| 2.2.2 VPU顶层功能模块 | 第28-30页 |
| 2.3 VPU的低功耗设计 | 第30-37页 |
| 2.3.1 VPE的时钟门控优化 | 第30-32页 |
| 2.3.2 运算部件的操作数隔离优化 | 第32-35页 |
| 2.3.3 基本门电路的逻辑重组优化 | 第35-37页 |
| 2.4 VPU的性能评估 | 第37-38页 |
| 2.5 本章小结 | 第38-39页 |
| 第三章 MAC部件的功耗优化 | 第39-52页 |
| 3.1 MAC部件的结构 | 第39-42页 |
| 3.1.1 定点乘加部件IMAC | 第39-40页 |
| 3.1.2 浮点乘加部件FMAC | 第40-41页 |
| 3.1.3 浮点算术逻辑部件FALU | 第41-42页 |
| 3.2 定浮点乘法器共享 | 第42-44页 |
| 3.2.1 乘法器共享设计 | 第42-43页 |
| 3.2.2 乘法器共享实现 | 第43页 |
| 3.2.3 定浮点乘法器共享结构 | 第43-44页 |
| 3.3 基于保持电路的低功耗乘法器 | 第44-50页 |
| 3.3.1 共享乘法器分析 | 第44-46页 |
| 3.3.2 低功耗乘法器的设计 | 第46-48页 |
| 3.3.3 低功耗乘法器的实现 | 第48-49页 |
| 3.3.4 乘法器的性能评估 | 第49-50页 |
| 3.4 MAC的性能评估 | 第50-51页 |
| 3.5 本章小结 | 第51-52页 |
| 第四章 VPU的验证与综合 | 第52-67页 |
| 4.1 验证方案 | 第52-53页 |
| 4.2 模块级验证 | 第53-57页 |
| 4.2.1 代码规范检查 | 第54页 |
| 4.2.2 黄金模型建模 | 第54-55页 |
| 4.2.3 优化控制逻辑验证 | 第55-56页 |
| 4.2.4 基本功能点验证 | 第56-57页 |
| 4.3 系统级验证 | 第57-63页 |
| 4.3.1 自动验证平台 | 第57-58页 |
| 4.3.2 指令组合验证 | 第58-60页 |
| 4.3.3 全局信号 | 第60-61页 |
| 4.3.4 条件执行 | 第61-62页 |
| 4.3.5 覆盖率统计 | 第62-63页 |
| 4.3.6 回归验证环境 | 第63页 |
| 4.4 形式化验证 | 第63-65页 |
| 4.4.1 ATEC等价性检查 | 第63-64页 |
| 4.4.2 Formality形式化验证 | 第64-65页 |
| 4.5 综合 | 第65-66页 |
| 4.6 本章小结 | 第66-67页 |
| 第五章 结束语 | 第67-69页 |
| 5.1 全文总结 | 第67-68页 |
| 5.2 工作展望 | 第68-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-74页 |
| 作者在学期间取得的学术成果 | 第74页 |
