高性能低功耗TCAM研究与实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-20页 |
| 1.1 课题背景及研究意义 | 第8页 |
| 1.2 CAM简介 | 第8-13页 |
| 1.2.1 CAM基础 | 第8-12页 |
| 1.2.2 匹配线功耗模型 | 第12-13页 |
| 1.3 国内外研究现状 | 第13-17页 |
| 1.4 论文主要研究内容 | 第17-18页 |
| 1.5 论文结构安排 | 第18-20页 |
| 2 高速低功耗OR型级联匹配线方案 | 第20-31页 |
| 2.1 低匹配线电容的NOR型TCAM单元 | 第20-23页 |
| 2.2 OR型级联匹配线 | 第23-28页 |
| 2.2.1 OR型级联匹配线结构 | 第23-25页 |
| 2.2.2 晶体管尺寸选择原则 | 第25-28页 |
| 2.3 性能对比 | 第28-29页 |
| 2.3.1 不同级数之间性能对比 | 第28页 |
| 2.3.2 与其他匹配线策略之间性能对比 | 第28-29页 |
| 2.4 版图后仿真 | 第29-31页 |
| 3 TCAM控制器设计与验证 | 第31-45页 |
| 3.1 TCAM控制器功能分析 | 第31-36页 |
| 3.1.1 TCAM存储体及功能 | 第31-32页 |
| 3.1.2 TCAM控制器接口信号 | 第32页 |
| 3.1.3 TCAM芯片指令及时序 | 第32-35页 |
| 3.1.4 TCAM主要寄存器及功能 | 第35-36页 |
| 3.2 TCAM控制器的设计 | 第36-41页 |
| 3.2.1 TCAM控制器流水线结构 | 第36-38页 |
| 3.2.2 TCAM控制器的功能框图 | 第38-41页 |
| 3.3 TCAM控制器的验证 | 第41-45页 |
| 3.3.1 定向测试 | 第41-43页 |
| 3.3.2 随机测试 | 第43-44页 |
| 3.3.3 验证结果分析 | 第44-45页 |
| 4 TCAM芯片综合 | 第45-59页 |
| 4.1 逻辑综合 | 第46-49页 |
| 4.1.1 综合脚本分析 | 第46-49页 |
| 4.1.2 综合结果 | 第49页 |
| 4.2 后端设计 | 第49-59页 |
| 4.2.1 数据导入 | 第50-51页 |
| 4.2.2 布局规划 | 第51-53页 |
| 4.2.3 单元放置 | 第53-54页 |
| 4.2.4 时钟树综合 | 第54页 |
| 4.2.5 全局与细节布线 | 第54-56页 |
| 4.2.7 时序验证 | 第56页 |
| 4.2.8 功能等价性检查 | 第56-58页 |
| 4.2.9 物理验证 | 第58-59页 |
| 结论 | 第59-60页 |
| 参考文献 | 第60-64页 |
| 攻读硕士学位期间发表学术论文情况 | 第64-65页 |
| 致谢 | 第65-66页 |
