基于Hi3516A的高压缩比网络图像编码设备的设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 1 绪论 | 第9-15页 |
| 1.1 研究背景及意义 | 第9-11页 |
| 1.2 国内外发展现状 | 第11-13页 |
| 1.3 课题来源及研究内容 | 第13-14页 |
| 1.4 课题内容安排 | 第14-15页 |
| 2 系统关键技术对比分析 | 第15-23页 |
| 2.1 处理器搭配方案 | 第15-17页 |
| 2.2 视频图像压缩编码技术 | 第17-20页 |
| 2.2.1 MPEG-x系列压缩编码标准 | 第17页 |
| 2.2.2 H.26x系列压缩编码标准 | 第17-18页 |
| 2.2.3 H.265核心技术研究 | 第18-20页 |
| 2.3 网络视频传输技术 | 第20-22页 |
| 2.4 系统总体设计方案 | 第22页 |
| 2.5 本章小节 | 第22-23页 |
| 3 高压缩比网络图像编码设备硬件电路设计 | 第23-31页 |
| 3.1 硬件电路总设计方案 | 第23-24页 |
| 3.2 硬件处理单元设计 | 第24-30页 |
| 3.2.1 电源管理模块电路 | 第24-26页 |
| 3.2.2 存储模块电路 | 第26-28页 |
| 3.2.3 时钟与复位模块电路 | 第28-29页 |
| 3.2.4 Sensor接口电路 | 第29页 |
| 3.2.5 网络通信模块电路 | 第29-30页 |
| 3.3 本章小节 | 第30-31页 |
| 4 高速印刷电路板设计 | 第31-50页 |
| 4.1 印刷电路板层叠结构设计 | 第31-35页 |
| 4.1.1 层叠结构设计方案 | 第31-32页 |
| 4.1.2 层叠参数仿真计算 | 第32-35页 |
| 4.2 高速信号抗干扰分析与设计 | 第35-47页 |
| 4.2.1 信号完整性设计 | 第35-41页 |
| 4.2.2 电源完整性设计 | 第41-44页 |
| 4.2.3 DDR时序设计 | 第44-47页 |
| 4.3 电路板参数调试 | 第47-49页 |
| 4.4 本章小节 | 第49-50页 |
| 5 图像高压缩比编码与传输相关软件设计 | 第50-73页 |
| 5.1 软件开发平台构建 | 第50-53页 |
| 5.1.1 交叉编译环境搭建 | 第50页 |
| 5.1.2 嵌入式Linux系统移植 | 第50-52页 |
| 5.1.3 MPP加载 | 第52-53页 |
| 5.2 软件总设计方案 | 第53-54页 |
| 5.3 视频图像高压缩比编码程序设计 | 第54-63页 |
| 5.3.1 系统控制 | 第55-57页 |
| 5.3.2 视频图像采集 | 第57-58页 |
| 5.3.3 视频图像处理 | 第58-60页 |
| 5.3.4 视频图像编码 | 第60-63页 |
| 5.4 网络传输技术研究与程序设计 | 第63-69页 |
| 5.4.1 Live555源码目录 | 第63-64页 |
| 5.4.2 Live555具体分析 | 第64-66页 |
| 5.4.3 实时流传输程序设计 | 第66-68页 |
| 5.4.4 进程通信方法与进程同步机制 | 第68-69页 |
| 5.5 运动目标检测算法实现 | 第69-72页 |
| 5.5.1 运动目标检测常用算法对比 | 第69-70页 |
| 5.5.2 背景差分算法原理 | 第70页 |
| 5.5.3 背景差分算法实现 | 第70-72页 |
| 5.6 本章小节 | 第72-73页 |
| 6 系统设计结果测试与分析 | 第73-80页 |
| 6.1 实验环境 | 第73-74页 |
| 6.2 实时流传输与编码效率测试实验 | 第74-78页 |
| 6.2.1 实时流传输测试 | 第74-75页 |
| 6.2.2 H.265压缩编码算法效率分析 | 第75-78页 |
| 6.3 运动目标检测测试实验 | 第78-79页 |
| 6.4 本章小节 | 第79-80页 |
| 结论 | 第80-82页 |
| 致谢 | 第82-83页 |
| 参考文献 | 第83-87页 |
| 攻读硕士期间发表的学术论文及研究成果 | 第87页 |
