| 摘要 | 第1-5页 |
| ABSTRACT | 第5-14页 |
| 第一章 绪论 | 第14-22页 |
| ·论文研究背景 | 第14-15页 |
| ·信息安全定义和内容 | 第14页 |
| ·信息安全的全新时代 | 第14-15页 |
| ·课题的引出和其意义 | 第15-20页 |
| ·保护计算机和硬盘的重要性 | 第15-16页 |
| ·硬盘接口类型 | 第16-18页 |
| ·加密技术简介 | 第18-20页 |
| ·研究SATA2.0 硬盘加解密技术的意义 | 第20页 |
| ·SATA2.0 加解密控制芯片设计的难点和本人的工作 | 第20-21页 |
| ·论文安排 | 第21-22页 |
| 第二章 SATA2.0 协议简单介绍 | 第22-43页 |
| ·SATA 的结构 | 第22-23页 |
| ·SATA 物理层协议 | 第23-27页 |
| ·物理层功能 | 第23页 |
| ·物理层实现框图 | 第23-25页 |
| ·物理层上电启动过程 | 第25-27页 |
| ·SATA 链路层协议 | 第27-34页 |
| ·链路层功能 | 第27-28页 |
| ·8b/10b 编码规则 | 第28-29页 |
| ·原语（Primitives） | 第29-32页 |
| ·CRC 和扰码 | 第32-34页 |
| ·SATA 传输层协议 | 第34-35页 |
| ·传输层功能 | 第34页 |
| ·FIS 类型 | 第34-35页 |
| ·SATA 命令层协议 | 第35-42页 |
| ·DMA 读协议（DMA read by host from device） | 第36页 |
| ·DMA 写协议（DMA write by host to device） | 第36-37页 |
| ·PIO 读协议（PIO data read from the device） | 第37-38页 |
| ·PIO 写协议（PIO data write to the device） | 第38-39页 |
| ·DMA 排队读协议（ATA Tagged Command Queuing DMA read from device） | 第39-40页 |
| ·DMA 排队写协议（ATA Tagged Command Queuing DMA write to device） | 第40-41页 |
| ·需要加解密处理的命令 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第三章 SATA2.0 加解密系统设计与模块划分 | 第43-57页 |
| ·系统架构设计思路 | 第43-48页 |
| ·数字系统设计方法 | 第43-44页 |
| ·虚拟主机与虚拟设备 | 第44-45页 |
| ·控制结构与数据通路 | 第45-47页 |
| ·系统架构实现 | 第47-48页 |
| ·各模块功能介绍 | 第48-52页 |
| ·发送控制模块（SCM） | 第48-49页 |
| ·接收判断模块（RE） | 第49-50页 |
| ·物理层接口模块（PIU） | 第50页 |
| ·发送接口引擎（SIE） | 第50-51页 |
| ·数据处理模块（DPM） | 第51-52页 |
| ·加解密接口模块（ENCP） | 第52页 |
| ·定时器（TIMER） | 第52页 |
| ·系统工作原理 | 第52-56页 |
| ·原语处理方式 | 第53页 |
| ·配置帧处理方式 | 第53-54页 |
| ·不需要加解密的帧处理方式 | 第54-55页 |
| ·需要加解密的帧处理方式 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 第四章 SATA2.0 加解密系统控制逻辑与ENCP 模块的详细设计 | 第57-107页 |
| ·数字逻辑设计 | 第57-63页 |
| ·FPGA 设计流程简介 | 第57-58页 |
| ·RTL 可综合代码编码风格（Coding Style） | 第58-60页 |
| ·状态机设计 | 第60-63页 |
| ·控制模块详细设计 | 第63-83页 |
| ·模块划分以及接口信号定义 | 第63-66页 |
| ·主状态机（SCM_MC） | 第66-69页 |
| ·左边接收控制状态机（SCM_LRC） | 第69-72页 |
| ·左边发送控制状态机（SCM_LSC） | 第72-74页 |
| ·右边接收控制状态机（SCM_RRC) | 第74-77页 |
| ·右边发送控制状态机（SCM_RSC） | 第77-80页 |
| ·ALIGN 计数状态机 | 第80页 |
| ·状态机仿真 | 第80-83页 |
| ·加解密接口模块（ENCP）详细设计 | 第83-106页 |
| ·模块划分以及接口信号定义 | 第83-87页 |
| ·异步FIFO 设计 | 第87-89页 |
| ·I2C 接口详细设计 | 第89-97页 |
| ·I2C 接口仿真 | 第97-99页 |
| ·SPI-3 接口详细设计 | 第99-102页 |
| ·SPI-3 接口仿真 | 第102-103页 |
| ·ENCP 模块的综合测试 | 第103-106页 |
| ·本章小结 | 第106-107页 |
| 第五章 SATA2.0 加解密系统验证和测试 | 第107-124页 |
| ·系统验证 | 第107-113页 |
| ·验证技术和验证方法 | 第107-109页 |
| ·验证环境 | 第109-110页 |
| ·验证举例 | 第110-112页 |
| ·验证结论 | 第112-113页 |
| ·系统测试 | 第113-123页 |
| ·测试环境以及测试相关硬件 | 第113-115页 |
| ·数据传输测试 | 第115-119页 |
| ·性能测试 | 第119-123页 |
| ·测试结论 | 第123页 |
| ·本章小结 | 第123-124页 |
| 第六章 总结和展望 | 第124-126页 |
| ·总结 | 第124-125页 |
| ·展望 | 第125-126页 |
| 致谢 | 第126-127页 |
| 参考文献 | 第127-129页 |
| 个人简历、在学期间的研究成果及发表的学术论文 | 第129-130页 |
