面向机器视觉的嵌入式系统开发
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-13页 |
| 1.1 课题来源及研究的背景和意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 本文主要研究内容 | 第11-13页 |
| 第2章 嵌入式系统的总体设计 | 第13-18页 |
| 2.1 系统结构框架 | 第13-14页 |
| 2.2 系统功能介绍 | 第14-16页 |
| 2.2.1 系统的处理性能 | 第14页 |
| 2.2.2 系统的接口功能 | 第14-16页 |
| 2.3 系统工作环境与运行功耗 | 第16-17页 |
| 2.4 本章小结 | 第17-18页 |
| 第3章 系统功能单元设计 | 第18-27页 |
| 3.1 处理器单元设计 | 第18-20页 |
| 3.1.1 处理器单元功能介绍 | 第18-19页 |
| 3.1.2 处理器单元的接口 | 第19-20页 |
| 3.2 芯片组单元设计 | 第20页 |
| 3.3 嵌入式控制单元设计 | 第20-21页 |
| 3.4 电源单元设计 | 第21-22页 |
| 3.5 有源以太网控制器单元设计 | 第22-26页 |
| 3.5.1 POE供电原理 | 第23-24页 |
| 3.5.2 POE系统组成 | 第24-25页 |
| 3.5.3 POE的工作过程 | 第25-26页 |
| 3.5.4 POE设计方案 | 第26页 |
| 3.6 本章小结 | 第26-27页 |
| 第4章 信号完整性分析与PCB设计 | 第27-40页 |
| 4.1 信号完整性分析 | 第27-29页 |
| 4.1.1 信号完整性机理 | 第27页 |
| 4.1.2 波形完整性要求 | 第27-28页 |
| 4.1.3 时序完整性要求 | 第28-29页 |
| 4.2 系统高速信号完整性分析 | 第29-30页 |
| 4.3 电磁兼容 | 第30-31页 |
| 4.4 系统的PCB设计 | 第31-37页 |
| 4.4.1 PCB的层叠结构设计 | 第31-33页 |
| 4.4.2 目标阻抗设计 | 第33-37页 |
| 4.5 元器件布局布线 | 第37-39页 |
| 4.6 本章小结 | 第39-40页 |
| 第5章 仿真与分析 | 第40-53页 |
| 5.1 整板分析与串扰强度报告 | 第40-42页 |
| 5.2 HyperLynx电源完整性仿真分析 | 第42-46页 |
| 5.2.1 直流压降仿真 | 第43-45页 |
| 5.2.2 电流密度仿真 | 第45-46页 |
| 5.3 电磁辐射仿真结果分析 | 第46-47页 |
| 5.4 DDR3信号完整性仿真 | 第47-49页 |
| 5.5 输入/输出信号仿真测试 | 第49-52页 |
| 5.5.1 USB眼图和多位触发仿真 | 第49-51页 |
| 5.5.2 SATA信号测试 | 第51-52页 |
| 5.6 本章小结 | 第52-53页 |
| 结论 | 第53-54页 |
| 参考文献 | 第54-58页 |
| 致谢 | 第58-59页 |
| 附录1 CPU核心电压电路原理图 | 第59-60页 |
| 附录2 末端跨接法电路 | 第60-61页 |
| 附录3 TPS23861控制电路 | 第61-62页 |
| 附录4 POE千兆网卡设计电路图 | 第62页 |
