嵌入式SRAM编译器设计与IP验证
| 摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 第一章 绪论 | 第9-16页 |
| ·课题背景及研究现状 | 第9-10页 |
| ·半导体存储器的分类 | 第10-11页 |
| ·嵌入式SRAM的特点 | 第11页 |
| ·嵌入式SRAM编译器的重要性与设计思路 | 第11-14页 |
| ·SRAM编译器的用户界面展示 | 第12-13页 |
| ·SRAM编译器的设计架构 | 第13-14页 |
| ·本论文研究内容及安排 | 第14-16页 |
| 第二章 SRAM电路的设计与实现 | 第16-27页 |
| ·存储单元结构设计 | 第16-20页 |
| ·传统CMOS6管单元 | 第16-18页 |
| ·改进的CMOS7管单元设计 | 第18-19页 |
| ·改进的CMOS8管单元设计 | 第19-20页 |
| ·译码电路设计 | 第20-22页 |
| ·多级行译码电路设计 | 第20-21页 |
| ·列译码电路设计 | 第21-22页 |
| ·高速灵敏放大器设计 | 第22-24页 |
| ·工作原理分析 | 第24-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 SRAM电路的仿真与改进 | 第27-46页 |
| ·关键路径设计 | 第27-28页 |
| ·RC模型的分类 | 第28-30页 |
| ·全局连线RC模型 | 第28-29页 |
| ·存储阵列RC模型 | 第29-30页 |
| ·信号线的RC模型与负载计算 | 第30-34页 |
| ·RC模型的计算公式 | 第30页 |
| ·信号BL的RC模型结构 | 第30-31页 |
| ·信号PXA的RC模型结构 | 第31-33页 |
| ·负载的计算 | 第33-34页 |
| ·仿真结果分析 | 第34-39页 |
| ·信号D建立时间和保持时间的定义 | 第34-35页 |
| ·Lib Viewer工具对信号D的仿真结果分析 | 第35-38页 |
| ·时序和功耗的仿真结果分析 | 第38-39页 |
| ·基于仿真结果的电路改进 | 第39-45页 |
| ·Detail Power电路设计 | 第39-40页 |
| ·leakage参数的仿真 | 第40-42页 |
| ·动态功耗参数的仿真 | 第42-45页 |
| ·本章小结 | 第45-46页 |
| 第四章 SRAM编译器IP核的生成与分析 | 第46-64页 |
| ·CDL文件描述 | 第46-48页 |
| ·CDL文件结构 | 第46-47页 |
| ·电路子模块结构 | 第47-48页 |
| ·CDL文件的生成 | 第48-51页 |
| ·CDL拼接方法的提出 | 第48-49页 |
| ·CDL拼接的实现 | 第49-51页 |
| ·CDL Viewer工具的应用展示 | 第51-52页 |
| ·版图文件数据流 | 第52-54页 |
| ·数据流纪录 | 第52-54页 |
| ·数据流的组成 | 第54页 |
| ·版图文件的生成 | 第54-59页 |
| ·版图拼接方法的提出 | 第54-56页 |
| ·版图拼接的实现 | 第56-59页 |
| ·版图的顶层标签 | 第59页 |
| ·GDS Builder工具的应用展示 | 第59-63页 |
| ·SM选项命令 | 第60页 |
| ·SM选项应用的新思路 | 第60-62页 |
| ·Power Ring应用的新思路 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 第五章 SRAM编译器IP核的验证 | 第64-73页 |
| ·Lib库文件验证 | 第64-65页 |
| ·版图的验证 | 第65-67页 |
| ·抽取SPF网表 | 第65-66页 |
| ·功能验证 | 第66-67页 |
| ·IP核的交叉验证 | 第67-69页 |
| ·性能参数验证 | 第69-72页 |
| ·本章小结 | 第72-73页 |
| 第六章 总结与展望 | 第73-74页 |
| 参考文献 | 第74-78页 |
| 致谢 | 第78页 |
