| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-14页 |
| ·研究背景及意义 | 第9-10页 |
| ·嵌入式SRAM的设计方法 | 第10-12页 |
| ·论文的研究内容 | 第12-13页 |
| ·论文的组织架构 | 第13-14页 |
| 第2章 SRAM编译器的研究现状 | 第14-30页 |
| ·编译器设计流程 | 第14-18页 |
| ·编译器设计的研究现状 | 第18-21页 |
| ·国外研究现状 | 第18-20页 |
| ·国内研究现状 | 第20-21页 |
| ·SRAM电路结构的实现 | 第21-29页 |
| ·SRAM设计面临的问题 | 第21-23页 |
| ·电路的功耗和延时 | 第23-25页 |
| ·电路结构的优化 | 第25-29页 |
| ·本章小结 | 第29-30页 |
| 第3章 编译器生成SRAM性能建模 | 第30-53页 |
| ·常见的建模方法 | 第30-38页 |
| ·时序模型 | 第30-35页 |
| ·基于小模块的解析模型 | 第31-33页 |
| ·基于互连线的延时 | 第33-35页 |
| ·功耗模型 | 第35-38页 |
| ·基于解析模型的动态功耗 | 第36页 |
| ·基于统计模型的泄漏功耗 | 第36-38页 |
| ·32KB以下建模方法 | 第38-43页 |
| ·时序模型 | 第40-42页 |
| ·功耗模型 | 第42-43页 |
| ·动态功耗的建模 | 第42-43页 |
| ·泄漏功耗的建模 | 第43页 |
| ·大于32KB的建模方法 | 第43-52页 |
| ·时序模型 | 第43-48页 |
| ·控制模块的延时 | 第43-46页 |
| ·互连线延时 | 第46-47页 |
| ·Tcq模型 | 第47-48页 |
| ·功耗模型 | 第48-52页 |
| ·动态功耗模型 | 第48-51页 |
| ·泄漏功耗模型 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 第4章 模板文件的制作及对应生成文件的验证 | 第53-60页 |
| ·Lib和Datasheet模板文件的制作 | 第53-55页 |
| ·编译器生成lib和datasheet文件的验证 | 第55-59页 |
| ·32KB以下小容量lib和datasheet文件的验证 | 第57-58页 |
| ·32KB以上容量lib和datasheet文件的验证 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 第5章 总结与展望 | 第60-61页 |
| 参考文献 | 第61-65页 |
| 图表目录 | 第65-67页 |
| 致谢 | 第67页 |