时间交替ADC系统实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 1 绪论 | 第9-13页 |
| ·引言 | 第9-11页 |
| ·相关研究现状 | 第11-12页 |
| ·本文的工作 | 第12-13页 |
| 2 时间交替采样概述 | 第13-21页 |
| ·信号的采样 | 第13-16页 |
| ·采样过程 | 第13-14页 |
| ·采样定理 | 第14-15页 |
| ·频谱混叠 | 第15-16页 |
| ·时间交替采样介绍 | 第16-18页 |
| ·时间交替采样结构 | 第16-17页 |
| ·时间交替采样原理 | 第17-18页 |
| ·时间交替采样误差 | 第18-20页 |
| ·小结 | 第20-21页 |
| 3 时间交替 ADC 系统设计 | 第21-39页 |
| ·系统概述 | 第21-22页 |
| ·高速模数转换器 | 第22-24页 |
| ·采样时钟生成 | 第24-34页 |
| ·采样时钟频率计算 | 第26-28页 |
| ·环路滤波器设计 | 第28-29页 |
| ·芯片参数配置 | 第29-33页 |
| ·电路制作 | 第33-34页 |
| ·差分放大器 | 第34-35页 |
| ·电源电路设计 | 第35-38页 |
| ·电源芯片选择 | 第35-36页 |
| ·电容器的选择 | 第36-37页 |
| ·电源平面划分 | 第37-38页 |
| ·时间交替 ADC 系统电路 | 第38页 |
| ·小结 | 第38-39页 |
| 4 高速数据缓存 | 第39-54页 |
| ·数据缓存方法 | 第39-43页 |
| ·基于 FIFO 的数据缓存 | 第40-41页 |
| ·基于双口 RAM 的数据缓存 | 第41-42页 |
| ·高速 SDRAM 切换存储 | 第42-43页 |
| ·高速数据缓存的实现 | 第43-53页 |
| ·异步 FIFO 设计 | 第45-50页 |
| ·数据重排序模块设计 | 第50-52页 |
| ·SDRAM 设计 | 第52-53页 |
| ·小结 | 第53-54页 |
| 5 信号完整性设计 | 第54-69页 |
| ·电路板叠层设计 | 第54-55页 |
| ·传输线简介 | 第55页 |
| ·IBIS 模型简介 | 第55-57页 |
| ·传输线的反射与端接方法 | 第57-65页 |
| ·单端传输线 | 第57-58页 |
| ·单端传输线的端接 | 第58-60页 |
| ·差分信号传输线 | 第60-62页 |
| ·差分传输线的端接 | 第62-65页 |
| ·串扰 | 第65-67页 |
| ·开关噪声和 EMI/EMC | 第67-68页 |
| ·小结 | 第68-69页 |
| 6 系统测试 | 第69-74页 |
| ·差分放大器测试 | 第69-70页 |
| ·时钟测试 | 第70-71页 |
| ·单片 ADC 测试 | 第71-73页 |
| ·时间交替 ADC 系统测试 | 第73-74页 |
| 7 总结 | 第74-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-79页 |
| 附录 | 第79-80页 |
| 详细摘要 | 第80-85页 |
