| 摘要 | 第1-3页 |
| Abstract | 第3-6页 |
| 第一章 绪论 | 第6-13页 |
| ·研究的目的和意义 | 第6-7页 |
| ·国内外研究动态分析 | 第7-12页 |
| ·信息安全研究动态 | 第7-9页 |
| ·网络隔离技术动态 | 第9-10页 |
| ·常用嵌入式安全操作系统简介 | 第10-12页 |
| ·本论文的创新点和主要工作 | 第12页 |
| ·论文的组织架构 | 第12-13页 |
| 第二章 基于多处理器双总线结构的硬件设计 | 第13-34页 |
| ·SCPU-DBUS安全体系结构简介 | 第13-15页 |
| ·多处理器双总线结构硬件系统设计 | 第15-34页 |
| ·整体设计 | 第15-25页 |
| ·总线桥接器功能设计 | 第25-26页 |
| ·处理器阵列设计 | 第26-28页 |
| ·时钟设计 | 第28-31页 |
| ·三态桥 | 第31-32页 |
| ·信号设置 | 第32-34页 |
| 第三章 多处理器双总线体系结构的仿真实现 | 第34-43页 |
| ·硬件资源 | 第34-35页 |
| ·系统仿真 | 第35-43页 |
| ·主要模块设置 | 第35-37页 |
| ·编译及下载 | 第37-39页 |
| ·定义内核及配置相关接口 | 第37-39页 |
| ·下载内核 | 第39页 |
| ·系统运行结果 | 第39-43页 |
| 第四章 基于双总线嵌入式系统性能指标及测试的设计与实现 | 第43-54页 |
| ·嵌入式操作系统概述 | 第43页 |
| ·常用嵌入式操作系统性能测试方法 | 第43-44页 |
| ·RHEALSTONE方法 | 第43页 |
| ·进程分派延迟时间PDLT(PROCESS DISPATCB LATENCYTIME) | 第43-44页 |
| ·三维表示法 | 第44页 |
| ·基于双总线嵌入式操作系统性能指标的设计 | 第44-45页 |
| ·切换延迟时间 | 第44-45页 |
| ·系统转换时间 | 第45页 |
| ·系统间数据交换率 | 第45页 |
| ·基于双总线嵌入式操作系统性能测试 | 第45-51页 |
| ·总线桥接器动态指标测试模型 | 第45-46页 |
| ·测试用例的设计与生成 | 第46-49页 |
| ·测试用例的生成 | 第46-47页 |
| ·测试用例的约减 | 第47-49页 |
| ·性能测试方案 | 第49-51页 |
| ·切换延迟测试方案 | 第49页 |
| ·系统转换测试方案 | 第49-50页 |
| ·系统间数据交换速率测试方案 | 第50-51页 |
| ·实验环境 | 第51页 |
| ·测试过程及结果分析 | 第51-54页 |
| 第五章 总结与展望 | 第54-55页 |
| ·全文工作总结 | 第54页 |
| ·论文存在的问题与展望 | 第54-55页 |
| 参考文献 | 第55-58页 |
| 攻读学位期间的研究成果 | 第58-59页 |
| 致谢 | 第59-60页 |