FPGA软件装箱算法研究
| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 1 引言 | 第7-16页 |
| ·FPGA硬件简介 | 第7-9页 |
| ·FPGA CAD流程 | 第9-14页 |
| ·逻辑综合模块简介 | 第10页 |
| ·工艺映射模块简介 | 第10-11页 |
| ·装箱模块简介 | 第11-12页 |
| ·布局模块简介 | 第12-13页 |
| ·布线模块简介 | 第13-14页 |
| ·论文贡献 | 第14-15页 |
| ·论文组织 | 第15-16页 |
| 2 背景研究 | 第16-21页 |
| ·基于面积优化的装箱算法 | 第16-17页 |
| ·基于时序优化的装箱算法 | 第17-21页 |
| 3 CSPack装箱算法 | 第21-36页 |
| ·装箱问题描述 | 第21页 |
| ·图匹配问题作为一个CSP | 第21-24页 |
| ·CSP问题描述 | 第21-22页 |
| ·CSP图匹配问题 | 第22页 |
| ·CSP求解优化 | 第22-24页 |
| ·构造装箱问题的CSP模型 | 第24-27页 |
| ·将电路图转换成简单图 | 第24-25页 |
| ·构造CSP的变量集合和值域 | 第25-26页 |
| ·构造CSP的约束集合 | 第26-27页 |
| ·电路改写 | 第27-30页 |
| ·指令系统设计 | 第27-28页 |
| ·电路改写举例 | 第28-30页 |
| ·CSPack算法实现 | 第30-36页 |
| ·CSPack算法流程 | 第30-31页 |
| ·CSPack算法举例 | 第31-32页 |
| ·电路优化 | 第32-33页 |
| ·CSPack算法实验结果 | 第33-35页 |
| ·CSPack算法总结及展望 | 第35-36页 |
| 4 RePack装箱算法 | 第36-53页 |
| ·装箱问题描述 | 第36-37页 |
| ·装箱算法研究现状 | 第37-42页 |
| ·基于布通率的装箱算法iRAC | 第37-40页 |
| ·基于拥挤度驱动的装箱算法 | 第40-42页 |
| ·装箱实现 | 第42-45页 |
| ·布线拥挤度估算 | 第42-43页 |
| ·增量装箱 | 第43-45页 |
| ·RePack CAD迭代流程 | 第45-47页 |
| ·CAD迭代流程图 | 第45-46页 |
| ·RePack算法伪代码 | 第46-47页 |
| ·RePack算法实验结果 | 第47-52页 |
| ·RePack算法总结与展望 | 第52-53页 |
| 5 面向领域多核处理器软件辅助设计 | 第53-60页 |
| ·多核处理器背景简介 | 第53-54页 |
| ·多核处理器软件设计研究现状 | 第54-55页 |
| ·面向应用多核软件辅助设计 | 第55-58页 |
| ·面向应用多核体系方案 | 第55-56页 |
| ·总体软件设计流程 | 第56-57页 |
| ·算法举例 | 第57-58页 |
| ·总结 | 第58-60页 |
| 6 总结与展望 | 第60-61页 |
| 参考文献 | 第61-65页 |
| 致谢 | 第65-66页 |
| 攻读学位期间科研贡献 | 第66-67页 |
